专利名称：电路开路检测系统及其方法
电路开路检测系统及其方法发明领域本发明涉及一种检测系统及其方法，并且尤其涉及一种检测 电子元件的接脚与电路装配间是否有发生空焊的检测系统及其 方法。技术背景在组装电路板(Print Circuit Board Assembly, PCBA)白勺湖B式中，在生产线前端测试时，相当重要的一个步骤即为检查印刷电 路板(Print Circuit Boards)上的每一颗集成电路(Integrated Circuits, ICs)或连接器(Connectors)等电子元件，是否稳固 并正确地连接至印刷电路板上，这样的测试可减少后端功能测试(Functional Test)时所发生的不良，并有效检测出前端的制程 缺陷(Manufacture Defects)。一般线上测试机(In-Circuit Tester, ICT)采用所谓的制程缺陷分析仪(Manufacture Defect Analyzer, MDA)以自动并快速地找出分布在印刷电路板上的电子元件因 前端制程造成的元件损毁、元件短路、元件空焊、元件错件等制 程错误，但此制程缺陷分析仪只针对类比元件的测试方式占有优 势，对于数字电路的测试，如客户端自订的ASIC等，则需复杂 的测试档案，才能达成较完整的检测。对于集成电路或连接器与印刷电路板间连接的测试，电容耦 合检测法(Capacitive Coupling Test)则为一个相当便利、可靠、 非向量(Vector-less)模式且非破坏性接触的测试法。此检测方法 利用集成电路的连接导线(Lead frame)与外加感应电极片(Sensor Plate)间所形成的等效感应电容，使集成电路的连接导 线与外加感应电极片间存在微弱的连接关系，耦合后信号的大小 则供我们判断该电子元件的连接状况。施加交流小信号至集成电路的测试接脚，若集成电路或连接器与印刷电路板间的连接正 常，则此交流小信号会经由此介面产生的感应电容耦合至感应电 极片，而得到参考电位A，反之若集成电路与印刷电路板间的连 接异常，则此介面的感应电容值降低，信号不易耦合至感应电极 片，此时也可得参考电位B。藉由此交流小信号的量大小变化即 可判断集成电路是否正常连接至印刷电路板，而此技术由美商安捷伦(Agilent Technologies)于1993年提出专利(专利号 US5254953)，并广泛应用于代工厂的生产线中。但随着半导体 与集成电路制程的进步，集成电路的封装朝高密度、小体积的趋 势演进，这样的结果造成集成电路的连接导线大幅缩小，这个现 象尤其在锡球闸阵列封装(Ball Grid Array, BGA)或一些先进 制程封装中特别明显。连接器方面，新型连接器如PCI-E、 DDR2/3、 CPU Socket等连接器的导线皆内縮许多，而导线的几 何形状改变或縮小将造成感应电极片与连接导线间的感应电容 大幅缩小，信号不易耦合至感应电极片上，以致后方信号处理不 易，进而造成检测信号的信号噪声比(Signal to Noise Ratio, S/N Ratio)陡降，提高误判率及降低集成电路或连接器与印刷电路 板连接的可测度。公知技术所提出的电容耦合检测专利其测试的临界值约在 20汗左右(1伊=10_15 Farad)，低于此值的感应电容值则无法检测 判断，通常一个标准的锡球闸阵列封装大约有30 40%的接脚 低于这个测试值。故知此公知技术所提出的信号处理方式已不足 以涵盖产线中大量使用锡球闸阵列封装的情形，尤其在高密度接 脚的集成电路中，感应电容值下降的情形更为明显，故有必要提 出新的信号处理方式，解决在检测中发生测试涵盖率偏低的问 题。另如美国专利号US5486753、 US539199所提出的同时且多 通道的检测方式，也是使用电容耦合的方式，但架构复杂，难以 实现于具有低成本要求的线上测试机。另外在台湾专利号TW540709提出的电场检测装置中，其架构复杂，且检测用的探针与治具与主流市场不合，成本相对提高。因此，有需要改善上述公知技术所具有的缺点，以期能在提 高检测率的同时且亦能降低成本。发明内容本发明提供 一 种检测系统及其检测方法，以有效检测出例如 电子元件的接脚是否确切地连接于电路装配。本发明的检测系统包括信号源、信号感应单元、信号处理单 元、以及分析单元。其中该信号源输出测试信号至该电子元件的 待测试点，该信号感应单元检测对应该测试信号的感应信号。信 号处理单元设有类比信号放大器及滤波器，以处理感应信号并滤 除其中的噪声。信号处理单元亦设有过度取样装置，用以将感应 信号进行过度取样数字化，以便分析单元的后续分析处理。为确 保感应信号为非错误信号，该分析单元将对该数字化感应信号进 行分析，判断其是否符合参考值或参考值范围。如感应信号因信 号噪声比低及/或信号耦合不足而造成错误信号时，分析单元将 透过控制器调高测试信号的频率及振幅，以使感应信号调为正确 信号。正确感应信号经数字化后，转为频谱数据，以便分析单元 进行分析处理，进而判断接脚电连接是否正确。本发明的检测装置与检测方法可藉由提高测试的频率或振 幅，再配合感应信号的特定过滤处理及过度取样率而增加信号噪 声比，使电子元件的电连接判断更正确，降低误判情况发生。
图1示出了根据本发明一个实施例的检测系统的示意图。 图2示出了根据本发明一个实施例的检测方法的流程图。 图3a及图3b示出了根据本发明一个实施例进行频谱分析比 对的示意图。
具体实施方式
以下将描述本发明的检测系统及方法的实施例。需了解的是 本案所述的实施例并非用以限定本发明范围，亦即本发明可应用 其它特征、元件、方法，以及实施例而加以实施。本发明的检测 系统与检测方法可利用但不限定于电容耦合的方式检测电子装 置是否有电路开路的情形，以判断其电连接是否正确。图1示出了根据本发明一个实施例的检测系统的示意图。元件编号100是指检测系统，其适于检测以印刷电路板126及集成 电路129所构成的电子装置。检测系统100包括测试信号源110、 通道选择装置120、信号感应单元130、信号处理单元140、电 脑160、及控制器170。测试信号源110包括信号源控制器112、可编程式频率调整 器114、可编程式振幅调整器116及集总器118。信号源控制器 112经由控制频率调整器114与振幅调整器116，再利用集总器 118使测试信号源110输出的测试信号Si具可调整式频率及振 幅。通道选择装置120例如为可驱动矩阵开关，系接收测试信号 Si，其输出端124则连接至印刷电路板126上的测试点，其为对 应集成电路129的接脚128。通道选择装置120用以选定待测试 接脚128，并将集成电路129中除待测接脚外的其余接脚连接至 系统接地122。信号感应单元130包括感应片134及多工卡132。感应片134 组装于对应的各集成电路129上，并连接至多工卡132的输入。 随测试信号Si经通道选择装置120输入至测试点时，集成电路 129的测试接脚128将与感应片134产生微小电容耦合出的类比 式交流感应信号(Stl、 Stl')，其经多工卡132输入至信号处理单 元140。集成电路129的待测接脚是藉由控制器170所发出选择 信号Sc2至通道选择装置120而选择，并藉由控制器170输出与 控制信号Sc2对应的致能信号Se至多工卡132，而选择与该测 试接脚相对应的感应信号(Stl、 Stl，)至信号处理单元140。信号处理单元140用以处理感应信号(Stl、 Stl，)以获得待测频谱St7并去除待测频率外的噪声。如图l所示的实施例，信号 处理单元140包括高频信号放大器142a/低频信号放大器142b、 高频信号滤波器144a/低频信号滤波器144b、过度取样装置146、 及频谱分析仪149。由多工卡132输出的感应信号依其频率高低 决定开关SW1、 SW2的切换状态，以将感应信号经过高频信号 放大器142a及高频信号滤波器144a或低频信号放大器142b及 低频信号滤波器144b二处理路径选一。举例而言，如感应信号 频率高于约100kHz为高频信号Stl时，是经过高频信号放大器 142a转为放大信号St2，再经高频信号滤波器144a滤除存在于 信号St2中的噪声。感应信号频率小于约lOOkHz为低频信号Stl， 时，则经过低频信号放大器142b转为放大信号St2，，再经低频 信号滤波器144b滤除存在于信号St2，中的噪声。由高频信号滤波器144a/低频信号滤波器144b提供的信号 St3将输入至过度取样装置146，其可包括抗混淆(anti-alias)滤 波器146a、过取样器146b与可调式数字滤波器146c。其中抗混 淆滤波器146a过滤信号St3而产生信号St4，且过取样器H6b 对信号St4进行过度取样而产生数字化的信号St5，并且可调式 数字滤波器146c将对信号St5进行数字滤波处理以将噪声滤除 而产生数字信号St6。在本发明的例示性实施例中，可调式数字 滤波器146c可为256阶有限脉冲响应滤波器(finite impulse response filter),且测试信号例如为100kHz时，过度取样率 (over-sampling ratio)可达25倍。频谱分析仪149及电脑160构成分析单元，先对信号St6进 行分析判断其是否为正确的感应信号，适用于判断集成电路129 的待测试接脚是否确切地耦接于印刷电路板上。就此信号St6的 分析而言，电脑160储存有测试特征的对应参考值或参考值范 围，其例如为集成电路于不同条件下应检测的标准耦合电容。基 于电脑所预存的参考数据，本系统以信号St6将推算出其是否符 合对应的参考值或参考值范围。如信号St6符合其对应的参考值，频谱分析仪149将对信号St6进行例如快速傅立叶转换(Fast Fourier Transform)的频谱分析，使信号St6由时域函数转换为以 复数转换值组成的频谱St7后，再对转换值进行分析比对以判断 集成电路129的待测试接脚是否确切地耦接于印刷电路板上。虽 本实施例使用傅立叶转换取得频谱，然其它演算法或处理方式亦 适用。如信号St6不符合其对应的参考值，则表示信号耦合不当， 造成获得的感应信号为错误信号。由于集成电路129的小型化的 影响，使信号较不易耦合且降低信号噪声比，因此可能造成感应 信号不正确，不能使用为判断接脚电连接的依据。为解决信号耦 合与信号噪声比降低等错误信号问题，感应电容的容抗可表示为Xc=l/jC0C，其中0)二27lf为角频率，C为电容值。 故，当通过感应电容的测试信号Si的频率f提高时，感应 电容的容抗将减小，使信号耦合较容易。因此，依一个实施例，测试信号Si较佳可经由可编程式频率调整信号源114调高频率 到100kHz以上，例如100kHz 500kHz，以大幅提升测试信号 Si耦合至感应片134的量，因而有效增加信号噪声比。另外，搭 配使用可编程式振幅调整信号源116以调整振幅的大小，也可使 耦合的信号量再提升。故，电脑160透过控制器170将发出控制 信号Scl至信号源110，以调高测试信号Si的频率与振幅的大小， 且切换开关SW1与SW2，使得感应信号转为高频感应信号Stl 并再进行适当的后续信号处理。由于所述系统采用回授控制的方式调整测试信号Si的频率 与振幅的原因，信号感应单元130的测试临界值可大幅地低于公 知电容耦合检测约为20ff(lff^lO"SFamd)的测试临界值，故能 量测出较小的感应电容，因而提高测试涵盖率。请参考图3a及图3b，其为说明电脑160对转换值进行分析 比对以判断集成电路129的待测试接脚是否确切地耦接于印刷 电路板的图表。电脑160分析频谱以分离出目标数据并将其正规化后，再判断其转换值是否于预设标准范围[vi, v2;i内。如目标数据位于范围[vl, v2]内，可推测集成电路129的待测试接脚为 确切地耦接于印刷电路板上，如图3a所示。如目标数据小于范 围[vl, v2]，表示待测试接脚与印刷电路板的连接异常，如图3b 所示。图2示出了依本发明 一 个实施例的检测方法的流程图。请参 考图2及图1，再进一步说明本发明实施例的检测方法。于步骤 202,经由测试信号源IIO输出测试信号Si，以测试集成电路129 的接脚128是否正确电连接。于步骤204，经由信号感应单元130检测类比感应信号，其 例如为对应较低频率测试信号Si的低频感应信号Stl'。随后， 将检测的感应信号Stl'进行类比信号处，为经过放大器142b放 大感应信号Stl，(步骤206)后，再经由滤波器144b滤除噪声(步 骤208)。然后，滤除噪声的信号经过度取样转为数字信号(步骤 210)后，再经数字滤波器146c滤除数字信号中的噪声(步骤212)。 接着，藉由将数字信号与对应的参考值做比对判断感应信号是否 为错误信号(步骤213)。若感应信号为错误感应信号，控制器170 将控制测试信号源110以调高测试信号Si的频率与振幅(步骤 218),再经由步骤202 212进行信号测试与处理。如感应信号为正确感应信号，藉由步骤214将数字信号经频 谱分析仪149转换为以转换值组成的频谱。随后，电脑160将进 行步骤220，从频谱抽出对应测试信号Si的目标数据的转换值并 依其大小判断接脚电连接是否正确。如图3a所示，当转换值大 于预设标准范围的最小值时表示接脚电连接正确;否则接脚电连 接为异常，如图3b所示。由上述的描述可知，本发明藉由回授控制而可依据不同的感 应电容值自动地调整信号源使用的频率与振幅，以使测试涵盖率 增加，因而提高电子元件的可测率，同时拉高信号噪声比。相较于公知的检测法，本发明可藉由回授控制的方式提高测 试的频率或振幅，再配合感应信号的特定过滤处理及过度取样率，进而增加信号噪声比为公知技术约20倍以上的信号噪声比， 使电子元件的电连接判断更正确，有效地降低测试误判率。本发 明的检测系统完全地釆用现有的治具与探针，无需新增治具成 本，故大幅地节省了成本。虽然本发明已以较佳实施例披露如上，然其并非用以限定本 发明，任何本领域技术人员，在不脱离本发明的精神和范围内， 当可作些许的更动与润饰，因此本发明的保护范围当以后附的权 力要求所界定的保护范围为准。
权利要求
1. 一种检测方法，用以判断电子元件的接脚与电路装配的接点间是否发生空焊，该方法包括输出测试信号并使其经过电子元件的接脚；检测以电容耦合产生的感应信号，其为反映该接脚电连接的参数；使该感应信号进行信号处理的程序，其包括过度取样该感应信号，以获得数字化感应信号；以及基于该数字化感应信号，判断该接脚的电连接是否正确。
2、 如权利要求1所述的检测方法，其中使该感应信号进行 信号处理的程序包括使该感应信号经过信号放大器及滤波器。
3、 如权利要求1所述的检测方法，其中使该感应信号进行 信号处理的程序包括使该感应信号经抗混淆滤波器后，再进行过 度取样。
4、 如权利要求1所述的检测方法，其中使该感应信号进行 信号处理的程序包括将该感应信号进行过度取样后，另经数字滤 波器加以处理。
5、 如权利要求1所述的检测方法，还包括判断该感应信号 是否为错误信号，以决定是否调整输出测试信号的频率及振幅。
6、 如权利要求5所述的检测方法，其中判断该感应信号是 否为错误信号的步骤包括推算该数字化感应信号是否符合预设 参考值。
7、 如权利要求6所述的检测方法，其中当将该感应信号决 定为错误信号时，则调高该测试信号的频率及/或振幅。
8、 如权利要求6所述的检测方法，其中判断该接脚的电连接是否正确的步骤包括将该数字化感应信号加以处理，使其转换 为频谱数据。
9、 如权利要求8所述的检测方法，其中使该数字化感应信号转换为频谱数据的步骤包括进行快速傅立叶转换。
10、 一种检测系统，用以判断电子元件的接脚与电路装配的接点间是否发生空焊，该系统包括信号源，适于输出测试信号并使其经过该接脚；信号感应单元，适于检测以电容耦合产生的感应信号，其为反映该接脚电连接的参数；信号处理单元，其适于过度取样该感应信号，以获得数字化 感应信号；以及分析单元，基于该数字化感应信号判断该接脚的电连接是否正确。
11、 如权利要求IO所述的检测系统，其中该信号处理单元 将该感应信号经过信号放大器及滤波器。
12、 如权利要求11所述的检测系统，其中该信号处理单元 分别该感应信号的频率高低后，再使该感应信号经过该信号放大 器及滤波器。
13、 如权利要求IO所述的检测系统，其中该信号处理单元 为使该感应信号经抗混淆滤波器后，再进行过度取样。
14、 如权利要求IO所述的检测系统，其中该信号处理单元 将该感应信号进行过度取样后，再经数字滤波器加以处理。
15、 如权利要求14所述的检测系统，其中该数字滤波器为 256阶有限脉冲响应滤波器。
16、 如权利要求IO所述的检测系统，其中将该分析单元进一步设为判断该感应信号是否为错误信号，以决定是否调整该测 试信号的频率及振幅。
17、 如权利要求16所述的检测系统，其中该分析单元推算 该数字化感应信号是否符合预设参考值。
18、 如权利要求17所述的检测系统，其中该预设参考值为 表示电容耦合的参考值。
19、 如权利要求16所述的检测系统，其中当将该感应信号 决定为错误信号时，该分析单元经由控制该信号源调高该测试信 号的频率及/或振幅。
20、 如权利要求10所述的检测系统，其中该分析单元为判 断该接脚的电连接是否正确，将该数字化感应信号转换为频谱数 据。
全文摘要
本发明披露一种用来判断电子元件的接脚是否适切地耦接到电路装置的检测系统与方法。该检测系统包括测试信号源、信号感应单元、信号处理器以及分析单元。该信号处理器是被配置以过滤且过取样侦测出的感应信号，该感应信号是对应于通过该电子元件而输入的测试信号。另外，该分析单元将视该感应信号是否为错误信号而控制该测试信号的频率与振幅的改变。
文档编号G01R31/312GK101261302SQ200710085548
公开日2008年9月10日 申请日期2007年3月8日 优先权日2007年3月8日
发明者陈家铭, 陈建维 申请人:德律科技股份有限公司