专利名称：用于可编程逻辑器件的高速串行接口的信号丢失检测器的制作方法
用于可编程逻辑器件的高速串行接口的信号丢失检测器
0001本发明涉及用于高速串行接口的时钟-数据恢复电路的信号丢失 检测器，特别是可编程逻辑器件(PLD)中用于高速串行接口的时钟-数 据恢复电路的信号丢失检测器。
背景技术：
0002PLD通常包含高速串行接口以适应高速(即，大于1兆比特每 秒(Gbps))串行输入/输出(I/O)标准。许多这些标准可以以大于一个 时钟速率的速率运行。然而，大多数(并非全部)高速串行数据协议的 共同特征是时钟和关于时钟的信息都不与数据一起发送。实际上，时钟 必须从数据中恢复。
0003为达到此目的，在高速串行接口中使用"时钟-数据恢复"技术 是已知的。这种技术利用包括例如锁相环或延迟锁相环的闭环反馈系统 从串行数据中恢复时钟。
0004应该明白，任何这种数据接口必须能够检测其何时丢失了对输 入数据信号的锁定。例如，在PCI-Express 二代协议(PCIe2)下，当输 入数据幅值低于lOOmV (峰-峰值)时接收器被要求标记(flag)信号丢 失。在PCIe2下， 一旦检测到信号丢失收发器就将进入空闲状态。 一旦 检测到100mV (峰-峰值)以上的输入信号，收发器将被要求从空闲状态 迅速退出或恢复。当使用模拟电路时，这些要求是具有挑战性的，特别 是考虑到数据速率超过1Gbps且可能大约为5Gbps的情况，以及信号电 压的绝对幅值持续降低的情况。例如，早期的信号检测器使用二极管对 输入信号进行整流，导致0.7V (700mV)的压降，该值远远超过PCIe2 检测阈值。即使使用可以包括运算放大器而不是二极管的更先进的模拟 检测器，高速、低压阈值检测仍是困难的。
0005因此，不再依赖于信号电平，使用数字技术比较输入数据与一 组可能的有效数据模式已经变得很普遍。如果数据与那些模式的任一模
式都不匹配，则认为信号已经丢失。可替代地，或此外，可将信号与已 知的无效数据模式比较，如果存在无效数据模式，则表明信号丢失。
0006但是，在包括时钟数据恢复(CDR)电路的系统中，CDR电路 本身可以输出具有可模仿有效数据模式的明显模式的数据。确实，那种 模式在大多数情形下是可疑的，但在其它情形下是有效的。例如，CDR 电路的环路中的相位检测器可以输出1和0的交替模式，这是一种可疑 的模式，因为它可能表明电路在环路中被捕获，但是在PCIe2协议下它 也是有效的模式。因此，例如，如果产生了上述模式，则运行在PCIe2 下的接口可能无法检测到信号丢失。
0007因此，能够提供更多可靠的信号丢失检测是令人期望的。
发明内容
0008根据本发明，CDR输出优选在两条通路上被监视以检测信号丢 失。 一条通路优选为数字通路，其査找特定模式或可指示信号丢失的模 式(但其中的一些模式也可能是有效的)。另一条通路优选为模拟通路， 除非数据信号包括诸如当数据有效时可能存在的多次变换，否则该模拟 通路表示信号丢失。只有当两条通路均指示信号丢失时，信号丢失才优 选被推断出。
0009因此，根据本发明，本文提供了包括数字数据模式检测器的信 号状态检测器，该数字数据模式检测器比较输入数据和至少一种预定的 数据模式并基于输入数据是否与所述至少一种预定数据模式的任何一个 匹配来提供第一信号丢失指示。信号状态检测器还包括模拟检测器，所 述模拟检测器基于输入数据中存在或不存在多次变换来输出第二信号丢 失指示。判决电路基于所述第一信号丢失指示和第二信号丢失指示输出 第三信号丢失指示。
0010本文还提供了包括信号状态检测器的串行接口和包括该串行接 口的可编程逻辑器件。
0011结合附图参考以下详细说明，本发明的上述和其它优点将是明
显的，附图中相同的参考符号指代文中相同的部件，并且其中
0012图1是根据本发明的优选实施例的信号状态检测器的示意图； 及
0013图2是使用可编程逻辑器件的说明性系统的简化方块图，所述 可编程逻辑器件包括根据本发明的信号状态检测器。
具体实施例方式
0014如上所述，优选通过比较输入数据和可指示信号丢失的已知模 式实现对信号丢失的数字检测，特别是当信号电压降低时(这是降低集 成电路器件特征尺寸的结果)。但是，同样根据上文的描述，标志信号丢 失的模式在一些情形下还可能是有效的模式。其中的一种情形是 PCI-Express协议下交替的l-0模式(即，"01010101..."或"10101010...")。
0015根据本发明，这种模式的有效实例和指示信号丢失的那种模式 的实例可通过是否检测到模拟变换来区分。具体地，在双数据速率运行 中，数据在时钟的上升沿和下降沿均被采样，偶数数据样本和奇数数据 样本由不同的比较器产生。如果比较器的运行完全一致，则数据为全1 或全0的信号丢失模式将被指示为连续的"1"或"0"输出。但是，如 果一个比较器相对于另一个比较器被偏置(offset),则应当为连续"l" 或连续"0"的模式会表现为交替的1和0。
0016因此，根据本发明的优选实施例，输入数据在数字通路中与已 知用于指示信号丢失的四种可能的可疑模式之一进行比较，即，全o或 全1 (不存在比较器偏置)或交替的1和0或0和1 (存在比较器偏置)。 但是，由于后两种模式可能是有效的，诸如在PCIe下，所以数据也优选 利用模拟通路进行比较。只有在相对大量的变换之后，模拟通路才会优 选指示匹配，表示数据事实上正在转换(toggling),并且交替的数据模式 不是损坏的(stuck)模式和比较器偏置结合的结果。只有两通路均指示 数据丢失时，才优选指示数据丢失。
0017本发明将参照图1进行描述，图1根据本发明的优选实施例示 出了信号丢失电路10。数字模式检测器11产生输出"a"，而模拟限制放 大器(LA) 12驱动移位寄存器13在数据中足够次数的变换后驱动"1"
8
以输出"b"。输出"a"和"b"优选寄存在触发器14、 15中。触发器14 的Q输出和触发器15的nQ (g)输出优选在与(AND)门16被组合以 产生电路10的输出17。
0018出现以下四种模式的任一模式时，数字模式检测器ll优选输出 "1 ":
1. 1010101010...;
2. 0101010101,..;
3. 1111111111…；或
其中的任一模式可以由于以上讨论的原因指示"损坏的"数据-即，信号 丢失。同样由于以上讨论的原因，这些模式的存在是不确定的，特别是
在PCIe下运行时l-O交替模式的任一模式的存在是不确定的。但是，如 上所述，当这些模式以有效形式出现时，模拟数据中会有变换产生。0019因此，数据还优选通过模拟限制放大器12被传递，所述模拟限 制放大器12的输出优选驱动移位寄存器13的时钟输入130，在输入131 为1时移位。移位寄存器13优选被初始化为全0。这样，只有在数据中 出现大量1-0或0-1变换之后，输出"b"才会出现"1"，这意味着数据 已经充分地转换以指示真实数据而不是损坏的模式-即，信号丢失。在输 出"b"获得"1"所需的变换次数可由移位寄存器13的长度确定。移位 寄存器13和触发器14、 15被信号18定期地复位/重置为"0"。复位之间 的时间间隔由用户根据检测器电路10所需的灵敏度确定。例如，时间间 隔可以在大约10比特和大约20比特(bit)之间(即，在双数据速率操 作中大约5个到大约10个时钟周期)。在可编程逻辑器件中，移位寄存 器13和复位之间的时间间隔的长度优选地可编程为用户的逻辑设计的一 部分。
0020可见，如果数字模式检测器11在"a"输出"1"，则触发器14 将输出"1"作为AND门16的一个输入。类似地，如果移位寄存器13 输出"0"，则触发器15将输出"1"作为AND门16的另一输入。输出 17处的"1"优选地指示信号丢失。
0021因此，如果模式检测器ll未检测出四种可疑模式之一，则无论 输出"b"的状态如何，输出"a"仍然是"0"且因此输出17仍然是"0"， 这意味着数据是有效的。如果模式检测器11检测出四种可疑模式之一， 则输出"a"变为"1"，且输出17的状态由输出"b"确定。在那种情形 下，如果在模拟数据中没有检测到变换，则输出"b"仍然是"0"，这使 得AND门16的两个输入均为"1"并指示信号丢失。但是，如果在模拟 数据中检测到变换，这意味着数据是有效的，则输出"b"变为"1"，这 意味着即使输出"a"是"1"表示可能有信号丢失，但是AND门16的 另一个输入是"0"使得输出17仍然是"0"且不指示信号丢失。
0022由此可见提供的信号状态检测器可以区分交替的1和0的有效 模式和无效模式以提供信号丢失指示。如上所述，根据本发明的信号状 态或信号丢失检测器可以在PLD90的串行接口 91中提供(参见图2)。
0023包含本发明的PLD 90可用在多种电子器件中。 一个可能的使用 是在图2所示的数据处理系统900中。数据处理系统900可以包括一个 或一个以上的以下元件处理器901;存储器902; 1/O电路903和外围 设备904。这些元件通过系统总线905连接在一起并组装在电路板906上， 所述电路板906被包含在终端用户系统907中。
0024系统900可用于多种应用，诸如计算机网络、数据网络、仪表 设备、视频处理、数字信号处理、或期望使用可编程或可重新编程逻辑 的优点的任何其它应用。PLD 90可用来执行各种不同的逻辑功能。例如， PLD卯可被配置为与处理器901协同工作的处理器或控制器。PLD卯 还可以用作对系统900中共享资源的访问进行仲裁的仲裁器。另举一例， PLD 90可被配置为处理器901和系统900中其它元件之一间的接口 。应 当指出系统900只是示例性的，而本发明的真正范围和精神应当由所附 权利要求指示。
0025可利用各种技术实现如上所述并包含本发明的PLD90。0026应当理解前述内容只是本发明原理的示例性说明，本领域的技
术人员可以作各种更改而不偏离本发明的范围和精神，并且本发明只由
所附权利要求限定。
权利要求
1.一种信号丢失检测器，其包括数字数据模式检测器，其比较输入数据与至少一种预定的数据模式，并基于所述输入数据是否与所述至少一种预定的数据模式的任何一个模式匹配来提供第一信号丢失指示；和模拟检测器，其基于所述输入数据中存在或不存在多次变换来输出第二信号丢失指示。
2. 根据权利要求1所述的信号丢失检测器，其中当所述第一信号丢失指示表明所述输入数据与所述至少一种预定的 模式的任何一个模式不匹配时，所述信号丢失检测器输出所述第三信号 丢失指示，该第三信号丢失处于表明信号存在的状态。
3. 根据权利要求1所述的信号丢失检测器，其中当所述第一信号丢失指示表明所述输入数据与所述至少一种预定的 模式的任何一个模式匹配时，所述信号丢失检测器将基于所述第二信号 丢失指示的状态输出第三信号丢失指示。
4. 根据权利要求3所述的信号丢失检测器，其中当所述第二信号丢失指示表明所述输入数据中存在多次变换时，所 述信号丢失检测器输出所述第三信号丢失指示，该第三信号丢失指示处于指示信号存在的状态；并且当所述第二信号丢失指示表明所述输入数据中不存在多次变换时， 所述信号丢失检测器输出所述第三信号丢失指示，该第三信号丢失指示 处于指示信号丢失的状态。
5. 根据权利要求1所述的信号丢失检测器，其中所述模拟检测器包括移位寄存器，该移位寄存器被连接到表明存在 变换的信号源；并且 所述输入数据被连接到所述移位寄存器的时钟输入；由此 所述输入数据中的变换移位所述信号，表明所述移位寄存器的输出 存在变换。
6. 根据权利要求5所述的信号丢失检测器，其中所述模拟信号检测器进一步包括模拟放大器，所述输入数据通过所述模拟放大器被连接到 所述移位寄存器的所述时钟输入。
7. 根据权利要求1所述的信号丢失检测器，其进一步包括判决电路，所述判决电路基于所述第一信号丢失指示和第二信号丢失指示输出第三 信号丢失指示。
8. 根据权利要求7所述的信号丢失检测器，其中所述判决电路包括 与门，所述第一信号丢失指示和第二信号丢失指示作为输入被连接到所 述与门。
9. 根据权利要求8所述的信号丢失检测器，其进一步包括所述第一 信号丢失指示和第二信号丢失指示各自的寄存器，所述第一信号丢失指 示和第二信号丢失指示分别通过它们各自的寄存器作为输入被连接到所 述与门。
10. 根据权利要求9所述的信号丢失检测器，其中所述寄存器中的一 个寄存器将其对应的所述第一信号丢失指示和第二信号丢失指示中的一 个取反。
11. 根据权利要求10所述的信号丢失检测器，其中所述第二信号丢 失指示被所述寄存器中的所述一个寄存器取反。
12. —种包括如权利要求1所述的信号丢失检测器的串行接口。
13. —种包括如权利要求12所述的串行接口的可编程逻辑器件。
14. 一种印刷电路板，在其上安装如权利要求12限定的可编程逻辑 器件。
15. 根据权利要求14所述的印刷电路板，其进一步包括 存储电路，其安装在所述印刷电路板上并连接到所述可编程逻辑器件。
16. 根据权利要求15所述的印刷电路板，其进一步包括 处理电路，其安装在所述印刷电路板上并连接到所述存储电路。
17. —种检测串行数据接口中信号丢失的方法，所述方法包括 利用第一比较器比较输入数据的偶数样本和阈值，利用第二比较器比较所述输入数据的奇数样本和所述阈值以产生输入数据模式；比较输入数据的所述模式和至少一种预定的数据模式，并基于所述 输入数据是否与所述至少一种预定的数据模式的任一模式匹配来提供第一信号丢失指示；基于所述输入数据中存在或不存在多次变换来产生第二信号丢失指 示；及基于所述第一信号丢失指示和第二信号丢失指示输出第三信号丢失指示。
18. 根据权利要求17所述的信号丢失检测方法，其中当所述第一信号丢失指示表明所述输入数据与所述至少一种预定模 式的任一模式不匹配时，所述第三信号丢失指示表明信号存在。
19. 根据权利要求17所述的信号丢失检测方法，其中 当所述第一信号丢失指示表明所述输入数据与所述至少一种预定模式的任一模式匹配时，所述第三信号丢失指示是基于所述第二信号丢失 指示的状态的。
20.根据权利要求19所述的信号丢失检测方法，其中 当所述第二信号丢失指示表明所述输入数据中存在多次变换时，所述第三信号丢失指示表明信号存在；并且当所述第二信号丢失指示表明所述输入数据中不存在多次变换时， 所述第三信号丢失指示表明信号丢失。
21. —种与串行数据接口一起使用的信号丢失检测器，对于所述信号 丢失检测器存在至少一种可疑的数据模式，该可疑的数据模式在不同的 时间为(a)有效模式和(b)信号丢失的指示，所述信号丢失检测器包 括数字数据模式检测器，其(1)比较输入数据和至少一种预定的数据 模式，所述至少一种预定的数据模式的至少一个模式是所述至少一个可 疑的数据模式，并且(2)基于所述输入数据是否与所述至少一种预定的 数据模式的任一模式匹配来提供第一信号丢失指示；模拟检测器，其基于所述输入数据中存在或不存在多次变换来输出 第二信号丢失指示；和判决电路，其基于所述第一信号丢失指示和第二信号丢失指示输出 第三信号丢失指示。
全文摘要
信号丢失检测器包括对输入数据的数字和模拟监视。输入信号与可指示信号丢失的至少一种预定模式数字地进行比较，并且所述输入数据还被检测所述数据中的变换的模拟检测器监视。如果数字比较无法与所述至少一种预定模式中的任一模式匹配，或者如果所述模拟监视检测到变换，甚至如果数字比较产生了模式匹配，都不会指示信号丢失。
文档编号G01R31/28GK101359033SQ20081013065
公开日2009年2月4日 申请日期2008年7月2日 优先权日2007年7月3日
发明者S·舒马拉耶夫, T·M·德兰, T·T·黄, W·丁, W·翁 申请人:阿尔特拉公司