一种自动变速器用存储芯片的制作方法
【专利摘要】本发明涉及一种自动变速器用存储芯片，包括SUBROM主体，SUBROM主体的一端设有SUBROM定位孔，SUBROM主体的另一端设有信号端，信号端电连接有SUBROM接插件，SUBROM主体包括集成IC芯片U1和接口J1，集成IC芯片U1和接口J1之间电连接有片选模块、时钟模块和输入/输出模块，每台变速器配有一个存储芯片，存储芯片与变速器一一对应，保证了存储芯片正确的存储和读取相应的变速器的EOL标定数据，进而保证了自动变速器的可靠性、安全性和行驶的平顺性。
【专利说明】—种自动变速器用存储芯片
【技术领域】
[0001]本发明涉及一种存储芯片，适用于自动变速器，具体的说，涉及一种自动变速器用存储芯片，属于汽车电子【技术领域】。
【背景技术】
[0002]存储芯片(SUBROM)是安装在自动变速器上的一种存储芯片，主要应用在汽车自动变速器控制系统中，汽车自动变速器控制系统通过调用SUBROM中的下线标定数据，精确地控制自动变速器。
[0003]自动变速器装配及下线检测时，由于变速箱的不一致性，需要通过下线终端检测(E0L)标定，学习电磁阀、离合器特性，供自动变速箱控制单元(TCU)控制软件调用。SUBROM数据读取是自动变速器控制系统中重要的环节，SUBROM的数据准确与否决定了自动变速器的可靠性、安全性和行驶的平顺性。
【发明内容】
[0004]本发明要解决的技术问题是针对自动变速器的不一致性，提供一种自动变速器用存储芯片，存储相应的自动变速器特有的标定数据，供自动变速箱控制单元(TCU)控制软件调用。
[0005]为解决以上技术问题，本发明采用以下技术方案:一种自动变速器用存储芯片，其特征在于:所述存储芯片包括SUBROM主体，SUBROM主体的一端设有SUBROM定位孔，SUBROM主体的另一端设有信号端，信号端电连接有SUBROM接插件。
[0006]一种优化方案，所述SUBROM主体包括集成IC芯片Ul和接口 J1，集成IC芯片Ul和接口 Jl之间电连接有片选模块、时钟模块和输入/输出模块。
[0007]另一种优化方案，所述片选模块的输入端与接口 Jl的片选信号输出端连接；
所述片选模块的输出端与集成IC芯片Ul的片选信号输入端电连接；
所述片选模块用于将输入的片选信号转换成可识别的数字信号。
[0008]再一种优化方案，所述片选模块包括三极管Pl和二极管D1，三极管Pl的集电极接片选模块的输出端，三极管Pi的发射极接电源，三极管Pi的发射极与三极管Pi的基极之间连接有电阻R1，电阻Rl的两端并联有电容Cl，三极管Pl的基极与二极管Dl的阳极连接，二极管Dl的阴极串联有电阻R3，电阻R3经电阻R14接片选模块的输入端，电阻R3与电阻R14之间的节点经电容C3接地；
所述片选模块的输出端经电阻Rll接地。
[0009]进一步的优化方案，所述时钟模块的输入端与接口 Jl的时钟信号输出端连接；
所述时钟模块的输出端与集成IC芯片Ul的时钟信号输入端电连接；
所述时钟模块用于将输入的时钟信号转换成可识别的数字信号。
[0010]再进一步的优化方案，所述时钟模块包括三极管P2和二极管D2，三极管P2的集电极接时钟模块的输出端，三极管P2的发射极接电源，三极管P2的发射极与三极管P2的基极之间连接有电阻R4，电阻R4的两端并联有电容C4，三极管P2的基极与二极管D2的阳极连接，二极管D2的阴极串联有电阻R2，电阻R2接时钟模块的输入端，电阻R2与时钟模块的输入端之间的节点经电容C2接地；
所述时钟模块的输出端经电阻RlO接地。
[0011]更进一步的优化方案，所述输入/输出模块的输入端与接口 Jl的输入/输出信号端连接；
所述输入/输出模块的输出端分别与集成IC芯片Ul的信号输入端和信号输出端电连
接；
所述输入/输出模块用于接收或输出电信号。
[0012]—种优化方案，所述输入/输出模块包括三极管P3、三极管P4和二极管D3,三极管P4的集电极接输入/输出模块的输出端，三极管P4的发射极接电源,三极管P4的发射极与三极管P4的基极之间连接有电阻R8，电阻R8的两端并联有电容C5，三极管P4的基极与二极管D3的阳极连接，二极管D3的阴极串联有电阻R5，电阻R5接输入/输出模块的输入端，所述电阻R5与输入/输出模块的输入端之间的节点经电容C6接地；
所述三极管P3的集电极与电阻R5与二极管D3的阴极之间的节点连接，三极管P3的发射极接地，三极管P3的发射极与三极管P3的基极之间连接有电阻R6，三极管P3的基极经电阻R7与集成IC芯片Ul的输出信号端电连接，电阻R7与集成IC芯片Ul的输出信号端之间还串联有电阻R19 ；
所述三极管P4的集电极经电阻R9接地。
[0013]另一种优化方案，所述SUBROM主体还包括稳压模块；
所述稳压模块包括电阻R16，电阻R16的两端分别接电源，电阻R16的两端并联有电阻R17，电阻R17的两端并联有电阻R18。
[0014]再一种优化方案，所述集成IC芯片Ul的接地端接地，集成IC芯片Ul的电源端经串联的电阻R12和电阻R13接电源；
所述集成IC芯片Ul的接地端与集成IC芯片Ul的电源端之间连接有电容C7，电容C7的两端并联有二极管Z1，二极管Zl的阴极接电源。
[0015]本发明采用以上技术方案后，与现有技术相比，具有以下优点:每台变速器配有一个存储芯片，变速箱量产时，在终端下线检测试验台获取EOL标定数据，将EOL标定数据刷写到存储芯片中，完成存储芯片的存储功能，变速器和自动变速箱控制单元(TCU)安装在整车后，T⑶通过整车接口和存储芯片建立连接和通讯，T⑶应用软件调用存储在存储芯片中的EOL标定数据，完成存储芯片的读取功能，存储芯片与变速器一一对应，保证了存储芯片正确的存储和读取相应的变速器的EOL标定数据，进而保证了自动变速器的可靠性、安全性和行驶的平顺性。
[0016]下面结合附图和实施例对本发明进行详细说明。
【专利附图】
【附图说明】
[0017]附图1是本发明实施例中存储芯片的结构示意图；
附图2是本发明实施例中SUBROM主体的电路原理图；
图中， 1-SUBROM定位孔，2-SUBR0M主体，3-SUBR0M接插件，4- SUBROM线束，5-供电信号端，6-接地信号端，7-时钟信号端，8-输入/输出信号端，9-片选信号端，10-片选模块，11-时钟模块，12-输入/输出模块，13-稳压模块。
【具体实施方式】
[0018]实施例，如图1所示，一种自动变速器用存储芯片，包括SUBROM主体2，SUBROM主体2的一端设有SUBROM定位孔1，SUBROM主体2的另一端设有信号端，所述信号端包括供电信号端5、接地信号端6、时钟信号端7、输入/输出信号端8和片选信号段9，所述信号端电连接有SUBROM接插件3，所述信号端与SUBROM接插件3之间连接有SUBROM线束4。
[0019]如图2所示，所述SUBROM主体2包括集成IC芯片Ul和接口 Jl，所述集成IC芯片Ul的型号为BR93HR66，集成IC芯片Ul的片选信号输入端I脚经电阻R15连接有片选模块10，片选模块10用于将输入的片选信号转换成可识别的数字信号，所述片选模块10的输入端与接口 Jl的片选信号输出端4脚连接，片选模块10的输出端与集成IC芯片Ul的片选信号输入端I脚电连接。
[0020]所述片选模块10包括三极管Pl和二极管Dl，所述三极管Pl的型号为2SA1576，所述二极管Dl的型号为DAN202，三极管Pl的集电极接片选模块10的输出端，三极管Pl的发射极接电源，本实施例中三极管Pl的发射极接+5V电源，三极管Pl的发射极与三极管Pl的基极之间连接有电阻Rl，电阻Rl的两端并联有电容Cl，三极管Pl的基极与二极管Dl的阳极连接，二极管Dl的阴极串联有电阻R3，电阻R3经电阻R14接片选模块10的输入端，所述电阻R3与电阻R14之间的节点经电容C3接地。
[0021]所述集成IC芯片Ul的时钟信号输入端2脚连接有时钟模块11，时钟模块11用于将输入的时钟信号转换成可识别的数字信号，所述时钟模块11的输入端与接口 JI的时钟信号输出端3脚连接，时钟模块11的输出端与集成IC芯片Ul的时钟信号输入端2脚连接。
[0022]所述时钟模块11包括三极管P2和二极管D2，所述三极管P2的型号为2SA1576，所述二极管D2的型号为DAN202，三极管P2的集电极接时钟模块11的输出端，三极管P2的发射极接电源，本实施例中三极管P2的发射极接+5V电源，三极管P2的发射极与三极管P2的基极之间连接有电阻R4，电阻R4的两端并联有电容C4，三极管P2的基极与二极管D2的阳极连接，二极管D2的阴极串联有电阻R2，电阻R2接时钟模块11的输入端，所述电阻R2与时钟模块11的输入端之间的节点经电容C2接地。
[0023]所述集成IC芯片Ul的信号输入端3脚和信号输出端4脚连接有输入/输出模块12，所述输入/输出模块12用于接收或输出电信号，所述输入/输出模块12的输入端与接口 Jl的输入/输出信号端5脚连接。
[0024]所述输入/输出模块12包括三极管P3、三极管P4和二极管D3,所述三极管P3的型号为2SC4081，所述三极管P4的型号为2SA1576，所述二极管D3的型号为DAN202，三极管P4的集电极接输入/输出模块12的输出端，三极管P4的发射极接电源，本实施例中三极管P4的发射极接+5V电源，三极管P4的发射极与三极管P4的基极之间连接有电阻R8，电阻R8的两端并联有电容C5，三极管P4的基极与二极管D3的阳极连接，二极管D3的阴极串联有电阻R5，电阻R5接输入/输出模块12的输入端，所述电阻R5与输入/输出模块12的输入端之间的节点经电容C6接地。
[0025]所述三极管P3的集电极与电阻R5与二极管D3的阴极之间的节点连接，三极管P3的发射极接地，三极管P3的发射极与三极管P3的基极之间连接有电阻R6，三极管P3的基极经电阻R7与集成IC芯片Ul的输出信号端4脚电连接，电阻R7与集成IC芯片Ul的输出信号端4脚之间还串联有电阻R19。
[0026]所述三极管P4的集电极经电阻R9接地，所述时钟模块11的输出端经电阻RlO接地，所述片选模块10的输出端经电阻Rll接地。
[0027]所述集成IC芯片Ul的接地端5脚接地，集成IC芯片Ul的电源端8脚经串联的电阻R12和电阻R13接电源，所述集成IC芯片Ul的接地端5脚与集成IC芯片Ul的电源端8脚之间连接有电容C7，电容C7的两端并联有二极管Zl，所述二极管Zl的型号为KDZ5.1，二极管Zl的阴极接电源，本实施例中二极管Zl接+5V电源。
[0028]所述SUBROM主体2还包括稳压模块13，稳压模块13包括电阻R16，电阻R16的两端分别接电源，本实施例中电阻R16的两端分别接+5电源，电阻R16的两端并联有电阻R17，电阻R17的两端并联有电阻R18。
[0029]所述接口 Jl的电源端I脚接电源，接口 Jl的接地端2脚接地。
[0030]使用时，每台变速器配有一个存储芯片，变速箱量产时，在终端下线检测试验台获取EOL标定数据，将EOL标定数据刷写到存储芯片中，完成存储芯片的存储功能，变速器和自动变速箱控制单元(TCU)安装在整车后，TCU通过整车接口和存储芯片建立连接和通讯，TCU应用软件调用存储在存储芯片中的EOL标定数据，完成存储芯片的读取功能，存储芯片与变速器一一对应，保证了存储芯片正确的存储和读取相应的变速器的EOL标定数据，进而保证了自动变速器的可靠性、安全性和行驶的平顺性。
[0031]以上所述为本发明最佳实施方式的举例，其中未详细述及的部分均为本领域普通技术人员的公知常识。本发明的保护范围以权利要求的内容为准，任何基于本发明的技术启示而进行的等效变换，也在本发明的保护范围之内。
【权利要求】
1.一种自动变速器用存储芯片，其特征在于:所述存储芯片包括SUBROM主体(2)，SUBROM主体(2)的一端设有SUBROM定位孔(1)，SUBROM主体(2)的另一端设有信号端，信号端电连接有SUBROM接插件(3 )。
2.如权利要求1所述的一种自动变速器用存储芯片，其特征在于:所述SUBROM主体(2)包括集成IC芯片Ul和接口 Jl，集成IC芯片Ul和接口 Jl之间电连接有片选模块(10)、时钟模块(11)和输入/输出模块(12 )。
3.如权利要求2所述的一种自动变速器用存储芯片，其特征在于:所述片选模块(10)的输入端与接口 Jl的片选信号输出端连接； 所述片选模块(10)的输出端与集成IC芯片Ul的片选信号输入端电连接； 所述片选模块(10)用于将输入的片选信号转换成可识别的数字信号。
4.如权利要求3所述的一种自动变速器用存储芯片，其特征在于:所述片选模块(10)包括三极管Pl和二极管D1，三极管Pl的集电极接片选模块(10)的输出端，三极管Pl的发射极接电源，三极管Pl的发射极与三极管Pl的基极之间连接有电阻R1，电阻Rl的两端并联有电容Cl，三极管Pl的基极与二极管Dl的阳极连接，二极管Dl的阴极串联有电阻R3，电阻R3经电阻R14接片选模块(10)的输入端，电阻R3与电阻R14之间的节点经电容C3接地； 所述片选模块 (10)的输出端经电阻Rll接地。
5.如权利要求2所述的一种自动变速器用存储芯片，其特征在于:所述时钟模块(11)的输入端与接口 Jl的时钟信号输出端连接； 所述时钟模块(11)的输出端与集成IC芯片Ul的时钟信号输入端电连接； 所述时钟模块(11)用于将输入的时钟信号转换成可识别的数字信号。
6.如权利要求5所述的一种自动变速器用存储芯片，其特征在于:所述时钟模块(11)包括三极管P2和二极管D2，三极管P2的集电极接时钟模块(11)的输出端，三极管P2的发射极接电源，三极管P2的发射极与三极管P2的基极之间连接有电阻R4，电阻R4的两端并联有电容C4，三极管P2的基极与二极管D2的阳极连接，二极管D2的阴极串联有电阻R2，电阻R2接时钟模块(11)的输入端，电阻R2与时钟模块(11)的输入端之间的节点经电容C2接地； 所述时钟模块(11)的输出端经电阻RlO接地。
7.如权利要求2所述的一种自动变速器用存储芯片，其特征在于:所述输入/输出模块(12)的输入端与接口 Jl的输入/输出信号端连接； 所述输入/输出模块(12)的输出端分别与集成IC芯片Ul的信号输入端和信号输出端电连接； 所述输入/输出模块(12)用于接收或输出电信号。
8.如权利要求7所述的一种自动变速器用存储芯片，其特征在于:所述输入/输出模块(12)包括三极管P3、三极管P4和二极管D3，三极管P4的集电极接输入/输出模块(12)的输出端，三极管P4的发射极接电源，三极管P4的发射极与三极管P4的基极之间连接有电阻R8，电阻R8的两端并联有电容C5，三极管P4的基极与二极管D3的阳极连接，二极管D3的阴极串联有电阻R5，电阻R5接输入/输出模块(12)的输入端，所述电阻R5与输入/输出模块(12)的输入端之间的节点经电容C6接地；所述三极管P3的集电极与电阻R5与二极管D3的阴极之间的节点连接，三极管P3的发射极接地，三极管P3的发射极与三极管P3的基极之间连接有电阻R6，三极管P3的基极经电阻R7与集成IC芯片Ul的输出信号端电连接，电阻R7与集成IC芯片Ul的输出信号端之间还串联有电阻R19 ； 所述三极管P4的集电极经电阻R9接地。
9.如权利要求2所述的一种自动变速器用存储芯片，其特征在于:所述SUBROM主体(2)还包括稳压模块(13); 所述稳压模块(13)包括电阻R16，电阻R16的两端分别接电源，电阻R16的两端并联有电阻R17，电阻R17的两端并联有电阻R18。
10.如权利要求2所述的一种自动变速器用存储芯片，其特征在于:所述集成IC芯片Ul的接地端接地，集成IC芯片Ul的电源端经串联的电阻R12和电阻R13接电源； 所述集成IC芯片Ul的接地端与集成IC芯片Ul的电源端之间连接有电容C7，电容C7的两端并联有二极管Z1，二极管Zl的阴极接电源。
【文档编号】G01M13/02GK103616836SQ201310615740
【公开日】2014年3月5日 申请日期:2013年11月28日 优先权日:2013年11月28日
【发明者】刘祥伍, 鲁曦, 李强, 史春光 申请人:盛瑞传动股份有限公司