一种电阻分压pcb板及其芯片的制作方法
【专利摘要】本实用新型公开了一种电阻分压PCB板及其芯片，所述电阻分压PCB板包括：M行排列每行N个并且呈蛇形连接的电阻组，每个电阻组中的电阻的种类和该种类的电阻对应的数量均相同，将上述M*N个电阻组分成M行固定在所述PCB板中，当所述电阻分压PCB板中的局部温度变化，会导致该区域内的电阻组中的所有的电阻的温度发生变化，由于所述各个电阻组的组成相同，从而保证各种电阻的总阻值之间的比例保持不变，从而达到提高所述电阻分压电路板的精度的目的。
【专利说明】—种电阻分压PCB板及其芯片
【技术领域】
[0001 ] 本申请涉及集成电路【技术领域】，更具体地说，涉及一种电阻分压PCB板及其芯片。
【背景技术】
[0002]在集成电路设计过程中，各个元器件之间需要具有很高的匹配精度。在电阻分压电路板中主要考虑的是电阻与电阻之间的匹配问题，电阻分压电路普遍设计在集成电路PCB板中，用于集成电路设计过程中的高压转低压的电压检测，所述电阻分压电路的匹配精度主要取决于下拉电阻和其他电阻(输出电阻和分压电阻以及并联分压电阻)的比值。
[0003]但是现有技术中，在电阻分压电路板的制作过程中，并没有对下拉电阻和其他电阻(输出电阻和分压电阻、并联分压电阻)进行很好的匹配，导致下拉电阻和其他电阻之间存在一定的误匹配，所述电阻分压电路板在使用过程中，存在热梯度问题和集成电路封装后的局部应力问题，造成所述电阻分压电路板的精确度降低。例如，所述电阻分压电路板不同位置的温度不同，导致造成电阻分压电路板温度较高的区域内电阻阻值的变化量，明显大于其他区域内电阻阻值的变化量，从而造成所述电阻分压电路板的额定分压与实际分压存在较大误差。
实用新型内容
[0004]有鉴于此，本申请提供一种电阻分压PCB板及其芯片，用于解决现有技术中分压电路的额定分压与实际分压存在较大误差的问题。
[0005]为了实现上述目的，现提出的方案如下:
[0006]一种电阻分压PCB板,包括:
[0007]M行排列每行N个并且呈蛇形连接的电阻组，每个电阻组包括:A1个下拉电阻、A2个输出电阻、A3个第一分压电阻、A4个第二分压电阻、An个第X分压电阻，其中M、N、X、A1、A2、A3、A4、An为正整数；
[0008]上述所有的电阻串联形成电阻串，所述电阻串的尾端通过下拉电阻接地，其中种类相同的电阻之间直接串联，下拉电阻串未与地相连的一端与输出电阻串的尾端相连、并作为所述PCB板的信号输出端。
[0009]优选的，上述电阻分压PCB板中，若下拉电阻的个数大于M*N*A1，将余出的下拉电阻作为假电阻，其中多余出的下拉电阻个数不大于(Al)/2;若下拉电阻的个数为不足M*N*A1，采用假电阻作为下拉电阻对所述下拉电阻进行补足，其中补足的假电阻的个数小于(Al)/2 ；
[0010]若输出电阻的个数大于M*N*A2，将余出的输出电阻作为假电阻，其中多余出的输出电阻个数不大于(A2)/2 ;若输出电阻的个数为不足M*N*A2，采用假电阻作为输出电阻对所述输出电阻进行补足，其中补足的假电阻的个数小于(A2)/2 ；
[0011]若第一分压电阻的个数大于M*N*A3，将余出的第一分压电阻作为假电阻，其中多余出的第一分压电阻个数不大于(A3)/2 ;若第一分压电阻的个数为不足M*N*A3，采用假电阻作为第一分压电阻对所述第一分压电阻进行补足，其中补足的假压电阻的个数小于(A3)/2 ；
[0012]若第二分压电阻的个数大于M*N*A4，将余出的第二分压电阻作为假电阻，其中多余出的第二分压电阻个数不大于(A4)/2 ;若第二分压电阻的个数为不足M*N*A4，采用假电阻作为第二分压电阻对所述第二分压电阻进行补足，其中补足的假电阻的个数小于
m/2 ；
[0013]第X分压电阻的个数大于M*N*An，将余出的第X分压电阻作为假电阻，其中多余出的第X分压电阻个数不大于(An)/2 ;若第X分压电阻的个数为不足M*N*An，采用假电阻作为第X分压电阻对所述第X分压电阻进行补足，其中补足的假电阻的个数小于(An)/2。
[0014]优选的，上述电阻分压PCB板中，所述行数M可以等于2。
[0015]优选的，上述电阻分压PCB板中，每行中的电阻组的个数相同。
[0016]优选的，上述电阻分压PCB板中，所述第X分压电阻由多种电阻组成。
[0017]优选的，上述电阻分压PCB板中，相邻的两个电阻组中的电阻的排列顺序相反。
[0018]优选的，上述电阻分压PCB板中，并联电阻分压电阻，所述并联分压电阻作为假电阻设置在每行电阻组的边缘位置。
[0019]优选的，上述电阻分压PCB板中，每个电阻组中的电阻的排列顺序可以为:输出电阻-下拉电阻-第一分压电阻-第二分压电阻-第X分压电阻，或:第X分压电阻-第二分压电阻-第一分压电-下拉电阻-输出电阻。
[0020]优选的，所述电阻分压PCB板采用单层布线方式布线。
[0021]一种电阻分压芯片，包括:上述任意一项中的电压分压PCB板。
[0022]从上述的技术方案可以看出，本申请公开的电阻分压PCB板或电阻分压芯片，当所述电阻分压PCB板中的局部温度变化，会导致该区域内的电阻组中的所有的电阻的温度发生变化，由于所述各个电阻组的组成相同，从而保证各种电阻的总阻值之间的比例保持不变，从而达到提高所述电阻分压电路板的精度的目的。
【专利附图】
【附图说明】
[0023]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为本申请实施例公开的一种电阻分压PCB板的结构图；
[0025]图2为图1中A部分的局部放大图；
[0026]图3为本申请另一实施例公开的相邻的两个电阻组之间的结构示意图。
【具体实施方式】
[0027]下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0028]在电阻分压电路实际设计过程中，微调电阻的个数通常是2的整数次幂，其中不足以构成2的整数次幂的电阻可以采用假电阻对其进行补足，或者将多余的电阻作为为假电阻，其中，当微调电阻中的下拉电阻的个数多余时，将多余的下拉电阻作为假电阻。
[0029]图1为本申请实施例公开的一种电阻分压PCB板的结构图。
[0030]图2为图1中A部分的局部放大图。
[0031 ] 参见图1和图2本申请提供了一种电阻分压PCB板，用以解决现有技术中的电阻分压电路板的精确度较低的问题。
[0032]参见图1和图2，本申请实施例公开了一种电阻分压PCB板，包括:
[0033]M*N个电阻组:具体的可为:第一电阻组1、第二电阻组2、第三电阻组3、第四电阻组4……第M*N电阻组M*N。其中所述M*N个电阻组分M行排列，并且所述各行之间的电阻组呈蛇形连接；
[0034]其中，每个电阻组包括:A1个下拉电阻、A2个输出电阻、A3个第一分压电阻、A4个第二分压电阻和An个第父分压电阻，其中1队乂、4132、4334、411为正整数；
[0035]上述所有的电阻串联形成电阻串，并且所述电阻串的尾端通过下拉电阻接地，其中上述电阻串中种类相同的电阻之间直接串联，直到该种类的电阻串联完毕，才可串联下一个种类的电阻，下拉电阻串未与地相连的一端与输出电阻串的尾端相连、并作为所述PCB板的信号输出端。
[0036]当采用本申请提供的电阻分压PCB板时，所述电阻分压PCB板中的电阻分成M*N个电阻组，并且，每个电阻组中的电阻的种类和该种类的电阻对应的数量均相同，将上述M*N个电阻组分成M行固定在所述PCB板中，当所述电阻分压PCB板中的局部温度变化，会导致该区域内的电阻组中的所有的电阻的温度发生变化，由于所述各个电阻组的组成相同，从而保证各种电阻的总阻值之间的比例保持不变，从而达到提高所述电阻分压电路板的精度的目的。
[0037]可以理解的是，本申请上述实施例中的所述电阻分压PCB板中的每种电阻的个数可以任意设定，如果某种类型的电阻不能正好分成M*N等份时，将多余的电组可以视为假电阻，或将不足的电阻采用假电阻进行补充，将补充后的假电阻视为该种类型的电阻。
[0038]例如:若下拉电阻的个数大于M*N*A1，将余出的下拉电阻作为假电阻，其中多余出的下拉电阻个数不大于(Al)/2 ;若下拉电阻的个数为不足M*N*A1，采用假电阻作为下拉电阻对所述下拉电阻进行补足，其中补足的假电阻的个数小于(Al)/2 ；
[0039]若输出电阻的个数大于M*N*A2，将余出的输出电阻作为假电阻，其中多余出的输出电阻个数不大于(A2)/2 ;若输出电阻的个数为不足M*N*A2，采用假电阻作为输出电阻对所述输出电阻进行补足，其中补足的假电阻的个数小于(A2)/2 ；
[0040]若第一分压电阻的个数大于M*N*A3，将余出的第一分压电阻作为假电阻，其中多余出的第一分压电阻个数不大于(A3)/2 ;若第一分压电阻的个数为不足M*N*A3，采用假电阻作为第一分压电阻对所述第一分压电阻进行补足，其中补足的假电阻的个数小于(A3)/2 ；
[0041]若第二分压电阻的个数大于M*N*A4，将余出的第二分压电阻作为假电阻，其中多余出的第二分压电阻个数不大于(A4)/2 ;若第二分压电阻的个数为不足M*N*A4，采用假电阻作为第二分压电阻对所述第二分压电阻进行补足，其中补足的假电阻的个数小于m/2 ；
[0042]第X分压电阻的个数大于M*N*An，将余出的第X分压电阻作为假电阻，其中多余出的第X分压电阻个数不大于(An)/2;若第X分压电阻的个数为不足M*N*An，采用假电阻作为第X分压电阻对所述第X分压电阻进行补足，其中补足的假电阻的个数小于(An)/2。
[0043]可以理解的是，为了方便所述PCB板的布局，用户可以根据所述PCB板的尺寸设置所述行数M的大小，例如上述M的大小可以为2，S卩，将所述N*2个电阻组分为上下两排的电阻组的两排电阻组，当然M也可以为3或4等等。
[0044]可以理解的是，由电路板布局和美观以及均匀散热等方面考虑，所以上述每行中的电阻组的个数可以相同，或者每行中的电阻组的个数的差值为I。
[0045]当然，为了使所述PCB板的排布更加均匀，在本申请提供的所述PCB板中的相邻的两个电阻之间的距离可以相同。
[0046]可以理解的是，所述PCB板中的可以包含多种电阻，其中部分种类的电阻的个数可能会十分少，所以为了减少需要补充的假电阻的数量，在本申请提供的所述电阻分压PCB板中，可以将所述多类数量较少的电阻统一视为第X分压电阻，所述第X类分压电阻的包含电阻的种类可以根据用户需要进行设定。
[0047]图3为本申请提供的相邻的两个电阻组之间的结构示意图。
[0048]为了使所述PCB板散热更加均匀，本申请公开的的所述PCB板每行相邻的两个电阻组内的电阻的排列顺序相反，即，可视为相邻的两个电阻组内的电阻排列“轴对称”，参见图3，电阻组I和2为位于同一行的相邻的两个电阻组，其中所述电阻组I中的电阻的排列顺序为:RXX-RX2-RX1-RA_RB，所述电阻组2中的电阻的排列顺序为RB-RA-RX1-RX2-RXX，可见相邻的电阻组I和2内的电阻的排列顺序相反。
[0049]可以理解的是，在分压电路中为了使分压效果更加精准，在电路设计过正中需要对某些电阻进行并联，由于该并联得到的电阻的阻值较小，所以在本申请公开的分压PCB板的结构中所述并联分压电阻可以视为假电阻，将该并联分压电阻设置在每行电阻组的边缘位置。
[0050]每个电阻组的排列顺序可以根据用户需要依据一定排列规律进行排布，例如本申请提供的所述电阻分压PCB板中的电阻组中电阻的排列顺序可以为:输出电阻-下拉电阻-第一分压电阻-第二分压电阻-第X分压电阻，或:第X分压电阻-第二分压电阻-第一分压电-下拉电阻-输出电阻。
[0051]在实际应用过程中所述电阻分压PCB板根据需求不同可以选取不同类型的PCB板，例如本申请实施例公开的所述PCB板可以是采用单层布线方式的PCB版。
[0052]可以理解的是，所述电阻分压PCB板中的熔断开关Fuse可以设置在每两行电阻组之间。
[0053]此外本申请还公开了一种电阻分压芯片，其中所述电阻分压芯片应用有本申请上述任意一实施例中公开的所述PCB芯片。
[0054]最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0055]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0056]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种电阻分压？03板，其特征在于，包括: 1行排列每行~个并且呈蛇形连接的电阻组，每个电阻组包括:八1个下拉电阻、八2个输出电阻、八3个第一分压电阻、八4个第二分压电阻、如个第X分压电阻，其中1、队X、八1、八2、八3、八4、如为正整数； 上述所有的电阻串联形成电阻串，所述电阻串的尾端通过下拉电阻接地，其中种类相同的电阻之间直接串联，下拉电阻串未与地相连的一端与输出电阻串的尾端相连、并作为所述板的信号输出端。
2.根据上述权利要求1中的所述电阻分压？⑶板，其特征在于， 若下拉电阻的个数大于1##八1，将余出的下拉电阻作为假电阻，其中多余出的下拉电阻个数不大于(八1)/2 ；若下拉电阻的个数为不足1##八1，采用假电阻作为下拉电阻对所述下拉电阻进行补足，其中补足的假电阻的个数小于(八1)/2 ； 若输出电阻的个数大于1##八2，将余出的输出电阻作为假电阻，其中多余出的输出电阻个数不大于侧1 ；若输出电阻的个数为不足1##八2，采用假电阻作为输出电阻对所述输出电阻进行补足，其中补足的假电阻的个数小于侧1 ； 若第一分压电阻的个数大于1##八3，将余出的第一分压电阻作为假电阻，其中多余出的第一分压电阻个数不大于(八3)/2 ；若第一分压电阻的个数为不足1##八3，采用假电阻作为第一分压电阻对所述第一分压电阻进行补足，其中补足的假压电阻的个数小于(八3)/2 ； 若第二分压电阻的个数大于1##八4，将余出的第二分压电阻作为假电阻，其中多余出的第二分压电阻个数不大于侧1 ；若第二分压电阻的个数为不足淋淋八4，采用假电阻作为第二分压电阻对所述第二分压电阻进行补足，其中补足的假电阻的个数小于侧1 ； 第X分压电阻的个数大于1##如，将余出的第X分压电阻作为假电阻，其中多余出的第X分压电阻个数不大于(如)/2:若第X分压电阻的个数为不足1##如，采用假电阻作为第X分压电阻对所述第X分压电阻进行补足，其中补足的假电阻的个数小于
3.根据权利要求1中的所述电阻分压？⑶板，其特征在于，包括:所述行数1等于2。
4.根据权利要求1中的所述电阻分压？⑶板，其特征在于，包括:每行中的电阻组的个数相同。
5.根据权利要求1中的所述电阻分压？⑶板，其特征在于，所述第X分压电阻由多种电阻组成。
6.根据权利要求1中的所述电阻分压？⑶板，其特征在于，包括: 相邻的两个电阻组中的电阻的排列顺序相反。
7.根据权利要求1中的所述电阻分压？⑶板，其特征在于，包括: 并联电阻分压电阻，所述并联分压电阻作为假电阻设置在每行电阻组的边缘位置。
8.根据权利要求6中的所述电阻分压？⑶板，其特征在于，包括: 每个电阻组中的电阻的排列顺序为:输出电阻-下拉电阻-第一分压电阻-第二分压电阻-第X分压电阻，或:第X分压电阻-第二分压电阻-第一分压电-下拉电阻-输出电阻。
9.根据权利要求1中的所述电阻分压？⑶板，其特征在于，包括:所述？⑶板采用单层布线方式布线。
10.一种电阻分压芯片，其特征在于，包括:上述权利要求1-9任意一项中的电压分压 ？。8 板。
【文档编号】G01R15/04GK204166029SQ201420614326
【公开日】2015年2月18日 申请日期:2014年10月22日 优先权日:2014年10月22日
【发明者】覃超, 管磊 申请人:上海新进半导体制造有限公司