一种采用延迟放大结构的CMOS电路老化传感器的制作方法

本发明涉及一种老化传感器，尤其是涉及一种采用延迟放大结构的CMOS电路老化传感器。

背景技术：

随着CMOS技术和集成电路设计方法的提高，MOS场效应管的尺寸减小到纳米级，相应的晶体管的集成度增加到几亿级。先进的制造工艺，大大提高了芯片的性能，并且降低了成本。但是，负偏置温度不稳定性(negative bias temperature instability，NBTI)的影响所造成的电路老化问题越来越突出。这主要是由于晶体管的特征尺寸不断缩小，栅氧化层厚度逐渐减小，然而电源电压的下降却相对缓慢，并且晶体管的阈值电压几乎一直保持不变。这必然导致晶体管的沟道中电场的加强，加剧NBTI效应的恶化。这些电路参数的变化不仅降低了芯片的性能，而且电路老化的大量累积会导致时序延迟，最终造成芯片功能出现故障。在纳米CMOS工艺中，老化现象已经成为影响芯片可靠性的关键因素。如何设计抗老化电路，延长电路的使用寿命，已成为集成电路设计中的一个热点问题。如何准确地监测老化情况，获取老化数据来衡量老化程度是抗老化电路设计的前提条件。

Wang提出一种新的内置老化检测结构，它可以监视到数字电路和模拟电路在操作中的老化情况。J.Semio提出了一种具有在线自适应功能的老化传感器，其采用反馈电路对监测功能进行整合，显著提高了老化传感器的性能。Eisuke Saneyoshi等人提出了一种通过在正常电路中嵌入循环测试的非功能电路“反相器链”作为相对参照电路的测试方法，用以评判电路的老化情况。但是，上述这些老化传感器自身在使用过程中容易受到环境噪声等方面的干扰，会对老化监测结果造成不良影响，从而导致老化监测数据不够准确，监测精度不高。

技术实现要素：

本发明所要解决的技术问题是提供一种在使用过程中可以克服环境噪声等方面的干扰，老化监测数据准确度高，监测精度较高的采用延迟放大结构的CMOS电路老化传感器。

本发明解决上述技术问题所采用的技术方案为：一种采用延迟放大结构的CMOS电路老化传感器，包括参考延时电路、延时检测电路、延时放大器、数字量化电路、SR锁存器、第一二输入与门和第一反相器，所述的参考延时电路具有使能端、时钟输入端、时钟输出端、第一输出端和第二输出端，所述的延时检测电路具有第一输入端、第二输入端、第三输入端和输出端，所述的延时放大器具有第一输入端、第二输入端和输出端，所述的数字量化电路具有输入端和N位输出端，所述的SR锁存器具有第一输入端、第二输入端和输出端，所述的第一二输入与门具有第一输入端、第二输入端和输出端，所述的参考延时电路的第一输出端和所述的延时检测电路的第一输入端连接，所述的参考延时电路的时钟输出端和所述的延时检测电路的第三输入端连接，所述的参考延时电路的第二输出端分别与所述的第一二输入与门的第一输入端和所述的延时放大器的第一输入端连接，所述的延时检测电路的输出端和所述的SR锁存器的第一输入端连接，所述的SR锁存器的输出端和所述的延时放大器的第二输入端连接，所述的延时放大器的输出端和所述的第一反相器的输入端连接，所述的第一反相器的输出端和所述的第一二输入与门的第二输入端连接，所述的第一二输入与门的输出端和所述的数字量化电路的输入端连接；所述的参考延时电路的使能端为所述的老化传感器的使能端，用于将接入外部使能信号，所述的参考延时电路的时钟输入端为所述的老化传感器的时钟端，用于接入外部时钟信号，所述的延时检测电路的第二输入端为所述的老化传感器的输入端，用于接入老化信号，所述的SR锁存器的第二输入端为所述的老化传感器的复位端，用于接入复位信号。

所述的延时检测电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第二反相器；所述的第一PMOS管的源极、所述的第三PMOS管的源极和所述的第五PMOS管的源极均接入电源，所述的第一PMOS管的栅极、所述的第二NMOS管的栅极、所述的第三PMOS管的栅极和所述的第四NMOS管的栅极连接且其连接端为所述的延时检测电路的第三输入端，所述的第一PMOS管的漏极、所述的第三NMOS管的漏极、所述的第二PMOS管的源极、所述的第六PMOS管的栅极和所述的第六NMOS管的栅极连接，所述的第三NMOS管的栅极、所述的第二反相器的输入端和所述的第四PMOS管的栅极连接且其连接端为所述的延时检测电路的第二输入端，所述的第三NMOS管的源极、所述的第二PMOS管的漏极和所述的第二NMOS管的漏极连接，所述的第二NMOS管的源极、所述的第四NMOS管的源极和所述的第一NMOS管的漏极连接，所述的第一NMOS管的栅极为所述的延时检测电路的第一输入端，所述的第一NMOS管的源极接地，所述的第二反相器的输出端、所述的第二PMOS管的栅极和所述的第五NMOS管的栅极连接，所述的第三PMOS管的漏极、所述的第五NMOS管的漏极、所述的第四PMOS管的源极、所述的第五PMOS管的栅极和所述的第七NMOS管的栅极连接，所述的第五NMOS管的源极、所述的第四PMOS管的漏极和所述的第四NMOS管的漏极连接，所述的第五PMOS管的漏极和所述的第六PMOS管的源极连接，所述的第六PMOS管的漏极和所述的第六NMOS管的漏极连接且其连接端为所述的延时检测电路的输出端，所述的第六NMOS管的源极和所述的第七NMOS管的漏极连接，所述的第七NMOS管的源极接地。该电路不易受外在干扰源影响，提高了延时检测的识别能力。

所述的延时放大器包括n位延时放大单元，n为大于等于2的整数，所述的延时放大单元包括第三反相器、第四反相器、第五反相器、第一二输入与非门、第二二输入与非门、第三二输入与非门、第四二输入与非门、第五二输入与非门和第六二输入与非门；所述的第一二输入与非门、所述的第二二输入与非门、所述的第三二输入与非门、所述的第四二输入与非门、所述的第五二输入与非门和所述的第六二输入与非门分别具有第一输入端、第二输入端和输出端；所述的第一二输入与非门的第一输入端接地，所述的第一二输入与非门的第二输入端、所述的第三二输入与非门的第一输入端和所述的第三反相器的输出端连接，所述的第三二输入与非门的第二输入端接入电源，所述的第三二输入与非门的输出端为所述的延时放大单元的第一输出端，所述的第二二输入与非门的第一输入端接地，所述的第二二输入与非门的第二输入端、所述的第四二输入与非门的第一输入端和所述的第四反相器的输出端连接，所述的第四反相器的输入端为所述的延时放大单元的第一输入端，所述的第四二输入与非门的输出端和所述的第三反相器的输入端连接，所述的第四二输入与非门的第二输入端和所述的第五二输入与非门的输出端连接，所述的第五二输入与非门的第一输入端为所述的延时放大单元的第二输入端，所述的第五二输入与非门的第二输入端、所述的第五反相器的输出端和所述的第六二输入与非门的第一输入端连接，所述的第五反相器的输入端为所述的延迟放大单元的第三输入端，所述的第六二输入与非门的第二输入端接入电源，所述的第六二输入与非门的输出端为所述的时延放大单元的第二输出端；第1位所述的延时放大单元的第一输出端为所述的延时放大器的输出端，第1位所述的延时放大单元的第三输入端为所述的延时放大器的第一输入端，n位所述的延时放大单元的第二输入端连接且其连接端为所述的延时放大器的第二输入端，第q位所述的延时放大单元的第一输入端和第q+1位所述的延时放大单元的第一输出端连接，第q位所述的延时放大单元的第二输出端和第q+1位所述的延时放大单元的第三输入端连接，q＝1，2，…，n-1；第n位所述的延时放大单元的第一输入端和第n位所述的延时放大单元的第二输出端连接。该电路对噪声变化不敏感，放大因子提高量化精度，更有利于电路的监测。

所述的参考延时电路包括第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第八NMOS管、第六反相器、第一二输入或非门、第二二输入与门和2k+1位二输入与非门，k为大于等于1的整数；所述的第一二输入或非门具有第一输入端、第二输入端和输出端，所述的第二二输入与门具有第一输入端、第二输入端和输出端，所述的二输入与非门具有第一输入端、第二输入端和输出端；所述的第六反相器的输入端和所述的第十PMOS管的栅极连接且其连接端为所述的参考延时电路的使能端，所述的第六反相器的输出端、所述的第一或非门的第一输入端、所述的第七PMOS管的栅极和所述的第九PMOS管的栅极连接，所述的第一二输入或非门的第二输入端为所述的参考延时电路的时钟输入端，所述的第一二输入或非门的输出端、所述的第八PMOS管的栅极、所述的第八NMOS管的栅极和所述的第二二输入与门的第一输入端连接且其连接端为所述的参考延时电路的时钟输出端，所述的第七PMOS管的源极和所述的第十PMOS管的源极接入电源，所述的第七PMOS管的漏极和所述的第八PMOS管的源极连接，所述的第八PMOS管的漏极和所述的第九PMOS管的源极连接，所述的第九PMOS管的漏极、所述的第八NMOS管的漏极和第1位所述的二输入与非门的第二输入端连接，所述的第八NMOS管的源极接地，所述的第十PMOS管的漏极分别与2k+1位所述的二输入与非门的第一输入端连接，第j位所述的二输入与非门的输出端和第j+1位所述的二输入与非门的第二输入端连接，j＝1，2，…，2k，第2k+1位所述的二输入与非门的输出端和所述的第二二输入与门的第二输入端连接且其连接端为所述的参考延时电路的第一输出端，所述的第二二输入与门的输出端为所述的参考延时电路的第二输出端。该参考延时电路具有自身抗NBTI效应能力，灵活性高。

所述的数字量化电路包括第七二输入与非门、m个反相器和N个T触发器，所述的T触发器具有输入端、时钟端和输出端，m为偶数，N为大于等于1的整数；所述的第七二输入与非门的第一输入端分别与N个所述的T触发器的输入端连接且其连接端为所述的数字量化电路的输入端，所述的第七二输入与非门的第二输入端、第1个所述的T触发器的时钟端和第m个所述的反相器的输出端连接，所述的第七二输入与非门的输出端和第1个所述的反相器的输入端连接，第d个所述的反相器的输出端和第d+1个所述的反相器的输入端连接，d＝1，2，…，m-1，第g个所述的T触发器的输出端和第g+1个所述的T触发器的时钟端连接且其连接端为所述的数字量化电路的第g个输出端，g＝1，2，…，N-1，第N个所述的T触发器的输出端为所述的数字量化电路的第N个输出端。该电路可靠性高，实现了CMOS电路老化程度的数字化，更便于实现老化自适应修正功能。

与现有技术相比，本发明的优点在于通过参考延时电路、延时检测电路、延时放大器、数字量化电路、SR锁存器、第一二输入与门和第一反相器构造采用延迟放大结构的CMOS电路老化传感器，参考延时电路的第一输出端和延时检测电路的第一输入端连接，参考延时电路的时钟输出端和延时检测电路的第三输入端连接，参考延时电路的第二输出端分别与第一二输入与门的第一输入端和延时放大器的第一输入端连接，延时检测电路的输出端和SR锁存器的第一输入端连接，SR锁存器的输出端和延时放大器的第二输入端连接，延时放大器的输出端和第一反相器的输入端连接，第一反相器的输出端和第一二输入与门的第二输入端连接，第一二输入与门的输出端和数字量化电路的输入端连接；参考延时电路的使能端为老化传感器的使能端，用于将接入外部使能信号，参考延时电路的时钟输入端为老化传感器的时钟端，用于接入外部时钟信号，延时检测电路的第二输入端为老化传感器的输入端，用于接入老化信号，SR锁存器的第二输入端为老化传感器的复位端，用于接入复位信号，在检测老化情况时，延时放大器仅对电压上升沿之间的时延放大，其他环境噪声和电流的变化不会对检测结果产生影响，由此可以克服环境噪声等方面的干扰，明显提高了测量精确度，与此同时，延时放大器放大后的延时信号，通过数字量化电路进行量化后得到监测数据准确度更高，与参考电路比较，当关键门的跳变延迟被检测出来，本发明的时延放大器将延迟时间放大了M倍(M≥2)，由此使得老化传感器的误差降低到1/M，监测精度较高。

附图说明

图1为本发明的采用延迟放大结构的CMOS电路老化传感器的结构框图；

图2为本发明的采用延迟放大结构的CMOS电路老化传感器的延时检测电路的电路图；

图3为本发明的采用延迟放大结构的CMOS电路老化传感器的延时放大器的结构图；

图4为本发明的采用延迟放大结构的CMOS电路老化传感器的延时放大单元的符号图；

图5为本发明的采用延迟放大结构的CMOS电路老化传感器的延时放大单元的电路图；

图6为本发明的采用延迟放大结构的CMOS电路老化传感器的参考延时电路的电路图；

图7为本发明的采用延迟放大结构的CMOS电路老化传感器的数字量化电路的电路图；

图8为本发明的采用延迟放大结构的CMOS电路老化传感器的延时放大器的时序仿真图；

图9为本发明的采用延迟放大结构的CMOS电路老化传感器内部节点的仿真图；

图10为本发明的采用延迟放大结构的CMOS电路老化传感器的输入和输出仿真图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1所示，一种采用延迟放大结构的CMOS电路老化传感器，包括参考延时电路、延时检测电路、延时放大器、数字量化电路、SR锁存器L1、第一二输入与门A1和第一反相器Inv1，参考延时电路具有使能端、时钟输入端、时钟输出端、第一输出端和第二输出端，延时检测电路具有第一输入端、第二输入端、第三输入端和输出端，延时放大器具有第一输入端、第二输入端和输出端，数字量化电路具有输入端和N位输出端，SR锁存器L1具有第一输入端、第二输入端和输出端，第一二输入与门A1具有第一输入端、第二输入端和输出端，参考延时电路的第一输出端和延时检测电路的第一输入端连接，参考延时电路的时钟输出端和延时检测电路的第三输入端连接，参考延时电路的第二输出端分别与第一二输入与门A1的第一输入端和延时放大器的第一输入端连接，延时检测电路的输出端和SR锁存器L1的第一输入端连接，SR锁存器L1的输出端和延时放大器的第二输入端连接，延时放大器的输出端和第一反相器Inv1的输入端连接，第一反相器Inv1的输出端和第一二输入与门A1的第二输入端连接，第一二输入与门A1的输出端和数字量化电路的输入端连接；参考延时电路的使能端为老化传感器的使能端，用于将接入外部使能信号，参考延时电路的时钟输入端为老化传感器的时钟端，用于接入外部时钟信号，延时检测电路的第二输入端为老化传感器的输入端，用于接入老化信号，SR锁存器L1的第二输入端为老化传感器的复位端，用于接入复位信号。

实施例二：如图1所示，一种采用延迟放大结构的CMOS电路老化传感器，包括参考延时电路、延时检测电路、延时放大器、数字量化电路、SR锁存器L1、第一二输入与门A1和第一反相器Inv1，参考延时电路具有使能端、时钟输入端、时钟输出端、第一输出端和第二输出端，延时检测电路具有第一输入端、第二输入端、第三输入端和输出端，延时放大器具有第一输入端、第二输入端和输出端，数字量化电路具有输入端和N位输出端，SR锁存器L1具有第一输入端、第二输入端和输出端，第一二输入与门A1具有第一输入端、第二输入端和输出端，参考延时电路的第一输出端和延时检测电路的第一输入端连接，参考延时电路的时钟输出端和延时检测电路的第三输入端连接，参考延时电路的第二输出端分别与第一二输入与门A1的第一输入端和延时放大器的第一输入端连接，延时检测电路的输出端和SR锁存器L1的第一输入端连接，SR锁存器L1的输出端和延时放大器的第二输入端连接，延时放大器的输出端和第一反相器Inv1的输入端连接，第一反相器Inv1的输出端和第一二输入与门A1的第二输入端连接，第一二输入与门A1的输出端和数字量化电路的输入端连接；参考延时电路的使能端为老化传感器的使能端，用于将接入外部使能信号，参考延时电路的时钟输入端为老化传感器的时钟端，用于接入外部时钟信号，延时检测电路的第二输入端为老化传感器的输入端，用于接入老化信号，SR锁存器L1的第二输入端为老化传感器的复位端，用于接入复位信号。

如图2所示，本实施例中，延时检测电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第二反相器Inv2；第一PMOS管P1的源极、第三PMOS管P3的源极和第五PMOS管P5的源极均接入电源，第一PMOS管P1的栅极、第二NMOS管N2的栅极、第三PMOS管P3的栅极和第四NMOS管N4的栅极连接且其连接端为延时检测电路的第三输入端，第一PMOS管P1的漏极、第三NMOS管N3的漏极、第二PMOS管P2的源极、第六PMOS管P6的栅极和第六NMOS管N6的栅极连接，第三NMOS管N3的栅极、第二反相器Inv2的输入端和第四PMOS管P4的栅极连接且其连接端为延时检测电路的第二输入端，第三NMOS管N3的源极、第二PMOS管P2的漏极和第二NMOS管N2的漏极连接，第二NMOS管N2的源极、第四NMOS管N4的源极和第一NMOS管N1的漏极连接，第一NMOS管N1的栅极为延时检测电路的第一输入端，第一NMOS管N1的源极接地，第二反相器Inv2的输出端、第二PMOS管P2的栅极和第五NMOS管N5的栅极连接，第三PMOS管P3的漏极、第五NMOS管N5的漏极、第四PMOS管P4的源极、第五PMOS管P5的栅极和第七NMOS管N7的栅极连接，第五NMOS管N5的源极、第四PMOS管P4的漏极和第四NMOS管N4的漏极连接，第五PMOS管P5的漏极和第六PMOS管P6的源极连接，第六PMOS管P6的漏极和第六NMOS管N6的漏极连接且其连接端为延时检测电路的输出端，第六NMOS管N6的源极和第七NMOS管N7的漏极连接，第七NMOS管N7的源极接地。

实施例三：如图1所示，一种采用延迟放大结构的CMOS电路老化传感器，包括参考延时电路、延时检测电路、延时放大器、数字量化电路、SR锁存器L1、第一二输入与门A1和第一反相器Inv1，参考延时电路具有使能端、时钟输入端、时钟输出端、第一输出端和第二输出端，延时检测电路具有第一输入端、第二输入端、第三输入端和输出端，延时放大器具有第一输入端、第二输入端和输出端，数字量化电路具有输入端和N位输出端，SR锁存器L1具有第一输入端、第二输入端和输出端，第一二输入与门A1具有第一输入端、第二输入端和输出端，参考延时电路的第一输出端和延时检测电路的第一输入端连接，参考延时电路的时钟输出端和延时检测电路的第三输入端连接，参考延时电路的第二输出端分别与第一二输入与门A1的第一输入端和延时放大器的第一输入端连接，延时检测电路的输出端和SR锁存器L1的第一输入端连接，SR锁存器L1的输出端和延时放大器的第二输入端连接，延时放大器的输出端和第一反相器Inv1的输入端连接，第一反相器Inv1的输出端和第一二输入与门A1的第二输入端连接，第一二输入与门A1的输出端和数字量化电路的输入端连接；参考延时电路的使能端为老化传感器的使能端，用于将接入外部使能信号，参考延时电路的时钟输入端为老化传感器的时钟端，用于接入外部时钟信号，延时检测电路的第二输入端为老化传感器的输入端，用于接入老化信号，SR锁存器L1的第二输入端为老化传感器的复位端，用于接入复位信号。

如图2所示，本实施例中，延时检测电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第二反相器Inv2；第一PMOS管P1的源极、第三PMOS管P3的源极和第五PMOS管P5的源极均接入电源，第一PMOS管P1的栅极、第二NMOS管N2的栅极、第三PMOS管P3的栅极和第四NMOS管N4的栅极连接且其连接端为延时检测电路的第三输入端，第一PMOS管P1的漏极、第三NMOS管N3的漏极、第二PMOS管P2的源极、第六PMOS管P6的栅极和第六NMOS管N6的栅极连接，第三NMOS管N3的栅极、第二反相器Inv2的输入端和第四PMOS管P4的栅极连接且其连接端为延时检测电路的第二输入端，第三NMOS管N3的源极、第二PMOS管P2的漏极和第二NMOS管N2的漏极连接，第二NMOS管N2的源极、第四NMOS管N4的源极和第一NMOS管N1的漏极连接，第一NMOS管N1的栅极为延时检测电路的第一输入端，第一NMOS管N1的源极接地，第二反相器Inv2的输出端、第二PMOS管P2的栅极和第五NMOS管N5的栅极连接，第三PMOS管P3的漏极、第五NMOS管N5的漏极、第四PMOS管P4的源极、第五PMOS管P5的栅极和第七NMOS管N7的栅极连接，第五NMOS管N5的源极、第四PMOS管P4的漏极和第四NMOS管N4的漏极连接，第五PMOS管P5的漏极和第六PMOS管P6的源极连接，第六PMOS管P6的漏极和第六NMOS管N6的漏极连接且其连接端为延时检测电路的输出端，第六NMOS管N6的源极和第七NMOS管N7的漏极连接，第七NMOS管N7的源极接地。

如图3、图4和图5所示，本实施例中，延时放大器包括n位延时放大单元，n为大于等于2的整数，延时放大单元包括第三反相器Inv3、第四反相器Inv4、第五反相器Inv5、第一二输入与非门T1、第二二输入与非门T2、第三二输入与非门T3、第四二输入与非门T4、第五二输入与非门T5和第六二输入与非门T6；第一二输入与非门T1、第二二输入与非门T2、第三二输入与非门T3、第四二输入与非门T4、第五二输入与非门T5和第六二输入与非门T6分别具有第一输入端、第二输入端和输出端；第一二输入与非门T1的第一输入端接地，第一二输入与非门T1的第二输入端、第三二输入与非门T3的第一输入端和第三反相器Inv3的输出端连接，第三二输入与非门T3的第二输入端接入电源，第三二输入与非门T3的输出端为延时放大单元的第一输出端，第二二输入与非门T2的第一输入端接地，第二二输入与非门T2的第二输入端、第四二输入与非门T4的第一输入端和第四反相器Inv4的输出端连接，第四反相器Inv4的输入端为延时放大单元的第一输入端，第四二输入与非门T4的输出端和第三反相器Inv3的输入端连接，第四二输入与非门T4的第二输入端和第五二输入与非门T5的输出端连接，第五二输入与非门T5的第一输入端为延时放大单元的第二输入端，第五二输入与非门T5的第二输入端、第五反相器Inv5的输出端和第六二输入与非门T6的第一输入端连接，第五反相器Inv5的输入端为延迟放大单元的第三输入端，第六二输入与非门T6的第二输入端接入电源，第六二输入与非门T6的输出端为时延放大单元的第二输出端；第1位延时放大单元的第一输出端为延时放大器的输出端，第1位延时放大单元的第三输入端为延时放大器的第一输入端，n位延时放大单元的第二输入端连接且其连接端为延时放大器的第二输入端，第q位延时放大单元的第一输入端和第q+1位延时放大单元的第一输出端连接，第q位延时放大单元的第二输出端和第q+1位延时放大单元的第三输入端连接，q＝1，2，…，n-1；第n位延时放大单元的第一输入端和第n位延时放大单元的第二输出端连接。

如图6所示，本实施例中，参考延时电路包括第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第八NMOS管N8、第六反相器Inv6、第一二输入或非门R1、第二二输入与门A2和2k+1位二输入与非门F₁～F_2k+1，k为大于等于1的整数；第一二输入或非门R1具有第一输入端、第二输入端和输出端，第二二输入与门A2具有第一输入端、第二输入端和输出端，二输入与非门具有第一输入端、第二输入端和输出端；第六反相器Inv6的输入端和第十PMOS管P10的栅极连接且其连接端为参考延时电路的使能端，第六反相器Inv6的输出端、第一或非门的第一输入端、第七PMOS管P7的栅极和第九PMOS管P9的栅极连接，第一二输入或非门R1的第二输入端为参考延时电路的时钟输入端，第一二输入或非门R1的输出端、第八PMOS管P8的栅极、第八NMOS管N8的栅极和第二二输入与门A2的第一输入端连接且其连接端为参考延时电路的时钟输出端，第七PMOS管P7的源极和第十PMOS管P10的源极接入电源，第七PMOS管P7的漏极和第八PMOS管P8的源极连接，第八PMOS管P8的漏极和第九PMOS管P9的源极连接，第九PMOS管P9的漏极、第八NMOS管N8的漏极和第1位二输入与非门的第二输入端连接，第八NMOS管N8的源极接地，第十PMOS管P10的漏极分别与2k+1位二输入与非门的第一输入端连接，第j位二输入与非门的输出端和第j+1位二输入与非门的第二输入端连接，j＝1，2，…，2k，第2k+1位二输入与非门的输出端和第二二输入与门A2的第二输入端连接且其连接端为参考延时电路的第一输出端，第二二输入与门A2的输出端为参考延时电路的第二输出端。

如图7所示，本实施例中，数字量化电路包括第七二输入与非门T7、m个反相器S1～Sm和N个T触发器D1～DN，T触发器具有输入端、时钟端和输出端，m为偶数，N为大于等于1的整数；第七二输入与非门T7的第一输入端分别与N个T触发器的输入端连接且其连接端为数字量化电路的输入端，第七二输入与非门T7的第二输入端、第1个T触发器的时钟端和第m个反相器的输出端连接，第七二输入与非门T7的输出端和第1个反相器的输入端连接，第d个反相器的输出端和第d+1个反相器的输入端连接，d＝1，2，…，m-1，第g个T触发器的输出端和第g+1个T触发器的时钟端连接且其连接端为数字量化电路的第g个输出端，g＝1，2，…，N-1，第N个T触发器的输出端为数字量化电路的第N个输出端。

在TSMC 65nm CMOS工艺参数下，对本发明的采用延迟放大结构的CMOS电路老化传感器进行设计和仿真。在1.2V和25℃的条件下，本发明的延时放大器的时序仿真结果如图8所示，这里放大因子M＝3，其中输入信号SAEi相对于输入信号CK的△T延迟，最终得到了3△T的延迟输出SAE。结果表明本发明的延时放大器具有正确的逻辑功能。本发明的采用延迟放大结构的CMOS电路老化传感器内部节点的仿真结果如图9所示。图中包括了参考延迟电路的输出RT(Reference_Time)，老化信号Aging_IN经过延迟检测电路的锁存输出SAEi，经过延时放大器后延迟放大的SAE，放大的使能脉冲Enable，Enable经过数字量化电路产生的频率为f_k的周期信号Osc。结果表明放大后的使能脉冲Enable和内部节点产生的高频频率周期信号Osc仿真结果正确。本发明的采用延迟放大结构的CMOS电路老化传感器的输入和输出仿真结果如图10所示。根据输出端的结果，结合图9、图10可以得知Data_out[9:1]＝000000100，与使能信号Enable脉冲产生的频率为f_k的周期信号Osc包含周期个数相符，电路功能正确。

综上可得，对于本发明的采用延迟放大结构的CMOS电路老化传感器，通过图8，图9，图10仿真结果可以看出，时钟输入Clock_IN可以得到相应的参考时序RT。当RT为高电平时，出现待测电路的老化输出Aging_IN上升沿滞后于RT信号上升沿的时间，△T设为两信号的延时时间，则会产生具有时延且被放大的脉冲使能信号Enable。然后放大后的Enable信号通过数字量化电路，得到最终的数据输出Data_out。其中，△T为待测电路老化的实际延时。放大后的使能脉冲明显可以提高量化精度，更有利于电路的监测。仿真结果表明发明的采用延迟放大结构的CMOS电路老化传感器测量功能正确。