一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统的制作方法

本发明涉及穿墙雷达成像处理技术领域，尤其是一种穿墙阵列雷达信号处理系统。

背景技术：

文献“一种uhf波段8通道数字阵列模块设计[j].火控雷达技术,2016,45(04):69-73+97”公开了一次有源混频方式的uhf波段8通道数字阵列设计模块。该设计模块内部集成8个相互独立的模拟收发通道、8通道数字接收、8通道数字波形产生，以及本振功分器、时钟分配器、分布式电源、数据传输和光电转换等部分，单通道发射输出脉冲峰值功率大于180w，脉内信噪比大于55db，脉冲顶降小于1db，接收噪声系数小于2db，接收信噪比大于55db，通道间隔离度大于30db。该数字阵列模块具有集成度高、接口简洁等特点。

文献所述设计使用uhf波段，该波段处于微波低频波段，由于该数字阵列设计模块是一种集成度较高的小型设备，因此从硬件结构上无法满足20ghz以上的高频雷达信号收发要求；此外，该设计在接收信号的处理终端只包含了数字收发模块、光电转化和光纤数字基带传输信号，因此还需要外围设备以及终端处理系统对接收的二维数字阵列信号进行算法处理和成像工作。

技术实现要素：

为了克服现有技术的不足，为了提高穿墙雷达成像的分辨率，本发明提供一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统。该系统是一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，主要针对特殊目标环境下的二维穿墙阵列目标成像处理系统研究，通过射频前端采集二维穿墙阵列信号，将该穿墙阵列信号传送至集成度高、综合性强的后端二维阵列雷达信号处理系统中进行信息处理和二维成像工作。

本发明解决其技术问题所采用的技术方案是：

一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台、mcu主控模块和电源模块；二维阵列射频模块产生阵元子阵回波数据，阵列数据采集处理模块通过gpio口对通信数据进行获取，通过不同信道获取的信息，形成二维阵列数据信息；数字阵列雷达信号成像处理平台利用基于嵌入式架构的cortex-m4处理内核对目标进行图像算法处理，并将成像结果在显控模块上进行展示；mcu主控模块作为系统的核心控制单元，利用cortex-m3控制内核对mcu主控模块和阵列数据采集处理模块之间、mcu主控模块和数字阵列雷达信号成像处理平台之间进行数据通信控制；电源模块分别为二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和mcu主控模块供电。

所述的二维阵列射频模块包括发射天线阵元、接收天线阵元、射频脉冲模块和回波阵列信号输出模块，射频脉冲模块产生20ghz以上的高频脉冲，采用分布式mimo雷达的发射天线阵元将高频雷达脉冲向空间进行定向发射，使各个天线获得灵活的波束指向，进而便于波束的联合扫描与探测；接收天线阵元对阵列反射回波进行接收，接收过程与发射天线阵元对应，且多个天线阵元构成一个子阵，即形成不同子阵的回波接收信号；将得到的不同子阵的回波接收信号通过回波阵列信号输出模块传送到阵列数据采集处理模块中。

所述的mcu主控模块包括cortex-m3控制内核、可擦除只读存储器和时钟模块，cortex-m3控制内核与可擦除只读存储器相连，使cortex-m3控制内核读取可擦除只读存储器，时钟模块与cortex-m3控制内核相连并提供工作时钟信号；cortex-m3控制内核对二维阵列射频模块、阵列数据采集处理模块和数字阵列雷达信号成像处理平台进行逻辑控制，进而使二维阵列射频模块发射20ghz以上的高频探测信号，并按子阵对回波信号进行接收处理；使阵列数据采集处理模块对数据进行采集，形成可用于信号处理的二维阵列数据信息；通过数字阵列雷达信号成像处理平台对二维阵列数据进行成像处理，并将处理所得数据在显控模块上进行展示。

所述的阵列数据采集处理模块包括通用gpio阵列数据接收串口、固件库处理模块和外部flash模块，当mcu主控模块的cortex-m3控制内核对阵列数据采集处理模块发送控制信号时，通用gpio阵列数据接收串口对二维阵列射频模块的回波阵列信号输出模块的子阵数据进行多串口化接收，利用cortex-m4处理内核的底层固件库函数构造固件库处理模块，经过二维阵列数据信息处理，从而形成适于信号处理的二维阵列数据信息；再将得到的二维阵列数据信息存储到外部flash模块，当完成对外部flash模块中的数据存储操作后，向mcu主控模块的cortex-m3控制内核发送响应信号。

所述的数字阵列雷达信号成像处理平台包括cortex-m4处理内核、成像算法模块、外部flash模块和显控模块，当mcu主控模块的cortex-m3控制内核对数字阵列雷达信号成像处理平台发送控制信号时，cortex-m4处理内核从外部flash模块中读取二维阵列数据信息，对二维阵列数据信息通过成像算法模块进行成像信息处理；所述成像算法模块利用cortex-m4处理内核的固件库函数构造bp后像投影算法的函数封装，进而得到快速准确的二维阵列数据成像处理信息；将二维阵列数据成像处理信息存储至外部flash模块，当完成对二维阵列数据成像处理信息的存储操作后，显控模块从外部flash模块中读取相应数据，并在显示屏上进行成像操作；当数字阵列雷达信号成像处理平台完成成像操作后，向mcu主控模块的cortex-m3控制内核发送响应信号。

所述的电源模块包括调压器供电模块和数模转化电源接口模块，在电源模块中调压器供电模块为整个系统中的数字电路供电，其中数字电路包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和mcu主控模块；调压器运行在运行模式或停止模式或待机模式，正常工作时调压器为运行模式，当供电结束后调压器为停止模式，调压器开机但不对外供电为待机模式；为了提高转换精度，电源模块针对阵列数据采集处理模块配有独立的数模转化电源接口模块，方便对接收模拟信号进行单独的滤波。

本发明的有益效果是通过使用基于arm架构的cortex-m3作为控制内核，联合基于arm架构的cortex-m4作为处理内核进行数据处理，得到基于arm硬件架构的双核信号处理系统，同时在二维阵列射频模块中将天线阵元按子阵进行划分，并进行回波信号接收与数据处理工作，最终实现集成度高且具有高速数据处理传输和存储功能的二维穿墙阵列雷达信号处理系统。

附图说明

图1为本发明一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统的结构示意图。

图2为本发明二维阵列射频模块的结构示意图。

图3为本发明阵列数据采集处理模块的结构示意图。

图4为本发明阵列数据采集处理模块的二维阵列数据信息处理流程图。

图5为本发明数字阵列雷达信号成像处理平台的结构示意图。

图6为本发明mcu主控模块的结构示意图。

图7为本发明电源模块的结构示意图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

上述仅是本发明技术方案的概述，为了清楚解释本发明的技术手段，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台、mcu主控模块和电源模块；二维阵列射频模块产生阵元子阵回波数据，阵列数据采集处理模块通过gpio口对通信数据进行获取，通过不同信道获取的信息，形成二维阵列数据信息；数字阵列雷达信号成像处理平台利用基于嵌入式架构的cortex-m4处理内核对目标进行图像算法处理，并将成像结果在显控模块上进行展示；mcu主控模块作为系统的核心控制单元，利用cortex-m3控制内核对mcu主控模块和阵列数据采集处理模块之间、mcu主控模块和数字阵列雷达信号成像处理平台之间进行数据通信控制；电源模块分别为二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和mcu主控模块供电。

所述的二维阵列射频模块包括发射天线阵元、接收天线阵元、射频脉冲模块和回波阵列信号输出模块，射频脉冲模块产生20ghz以上的高频脉冲，采用分布式mimo雷达的发射天线阵元将高频雷达脉冲向空间进行定向发射，使各个天线获得灵活的波束指向，进而便于波束的联合扫描与探测；接收天线阵元对阵列反射回波进行接收，接收过程与发射天线阵元对应，且多个天线阵元构成一个子阵，即形成不同子阵的回波接收信号；将得到的不同子阵的回波接收信号通过回波阵列信号输出模块传送到阵列数据采集处理模块中。

所述的mcu主控模块包括cortex-m3控制内核、可擦除只读存储器和时钟模块，cortex-m3控制内核与可擦除只读存储器相连，使cortex-m3控制内核读取可擦除只读存储器，时钟模块与cortex-m3控制内核相连并提供工作时钟信号；cortex-m3控制内核对二维阵列射频模块、阵列数据采集处理模块和数字阵列雷达信号成像处理平台进行逻辑控制，进而使二维阵列射频模块发射20ghz以上的高频探测信号，并按子阵对回波信号进行接收处理；使阵列数据采集处理模块对数据进行采集，形成可用于信号处理的二维阵列数据信息；通过数字阵列雷达信号成像处理平台对二维阵列数据进行成像处理，并将处理所得数据在显控模块上进行展示。

所述的阵列数据采集处理模块包括通用gpio阵列数据接收串口、固件库处理模块和外部flash模块，当mcu主控模块的cortex-m3控制内核对阵列数据采集处理模块发送控制信号时，通用gpio阵列数据接收串口对二维阵列射频模块的回波阵列信号输出模块的子阵数据进行多串口化接收，利用cortex-m4处理内核的底层固件库函数构造固件库处理模块，经过二维阵列数据信息处理，从而形成适于信号处理的二维阵列数据信息；再将得到的二维阵列数据信息存储到外部flash模块，当完成对外部flash模块中的数据存储操作后，向mcu主控模块的cortex-m3控制内核发送响应信号。

所述的数字阵列雷达信号成像处理平台包括cortex-m4处理内核、成像算法模块、外部flash模块和显控模块，当mcu主控模块的cortex-m3控制内核对数字阵列雷达信号成像处理平台发送控制信号时，cortex-m4处理内核从外部flash模块中读取二维阵列数据信息，对二维阵列数据信息通过成像算法模块进行成像信息处理；所述成像算法模块利用cortex-m4处理内核的固件库函数构造bp后像投影算法的函数封装，进而得到快速准确的二维阵列数据成像处理信息；将二维阵列数据成像处理信息存储至外部flash模块，当完成对二维阵列数据成像处理信息的存储操作后，显控模块从外部flash模块中读取相应数据，并在显示屏上进行成像操作；当数字阵列雷达信号成像处理平台完成成像操作后，向mcu主控模块的cortex-m3控制内核发送响应信号。

所述的电源模块包括调压器供电模块和数模转化电源接口模块，在电源模块中调压器供电模块为整个系统中的数字电路供电，其中数字电路包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和mcu主控模块；调压器运行在运行模式或停止模式或待机模式，正常工作时调压器为运行模式，当供电结束后调压器为停止模式，调压器开机但不对外供电为待机模式；为了提高转换精度，电源模块针对阵列数据采集处理模块配有独立的数模转化电源接口模块，方便对接收模拟信号进行单独的滤波。

参照图1所示为一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统的组成示意图，以图2的二维阵列射频模块座位原始回波二维阵列信号源，以图6的cortex-m3控制内核作为系统控制单元，以图3的阵列数据采集处理模块和图5的数字阵列雷达信号成像处理平台作为系统的硬件实现平台，以图7的电源模块对整个系统进行供电支持，共同对输入系统的二维阵列信号进行数据处理工作。

参照图2，二维阵列射频模块利用射频脉冲模块内的高频脉冲发生电路产生20ghz以上的高频电磁脉冲；发射阵元和接收阵元分别划分成若干子阵，每一子阵由9个阵元构成，接收天线对反射回波以子阵为单位进行接收，得到不同子阵的回波信号；将得到的不同子阵回波数据通过回波阵列信号输出模块传送到阵列数据采集处理模块中。

参照图3，阵列数据采集处理模块包括通用gpio阵列数据接收串口、固件库处理模块和外部flash模块。

所述通用gpio阵列数据接收串口对所述二维阵列射频模块的回波阵列信号输出模块的子阵数据进行多串口化接收；cortex-m4处理内核的gpio被分成多组，每组有16个引脚，gpio引脚与外部设备连接起来，从而实现与外部通讯、控制以及数据采集的功能。

所述固件库处理模块是指mcu主控模块所包含的嵌入式处理器api调用接口和内部寄存器资源，利用封装寄存器库函数，可以实现算法处理和结构功能函数，并将从通用gpio阵列数据接收串口接收到的子阵数据处理成适于数字阵列雷达信号成像处理平台进行信号处理的二维阵列数据信息。

再将得到的所述二维阵列数据信息存储到所述外部flash模块，当完成对所述外部flash模块中的数据存储操作后，向mcu主控模块的cortex-m3控制内核发送响应信号。

参照图4，阵列数据采集处理模块的二维阵列数据信息处理流程如下：

阵列数据采集处理模块通过通用gpio阵列数据接收串口从所述回波阵列信号输出模块中得到对应不同子阵的雷达回波数据。

将所获得到的数据送至固件库处理模块进行二维阵列数据信息处理。

固件库处理模块包含的处理算法原理如下：

将不同子阵进行编号，共计n个子阵，定义rn表示在第n个子阵接收到的回波数据，定义sk表示在第k个子阵发射的电波数据。

在每一个接收子阵通道n中，将回波信号rn与发射信号sk做互相关运算，即

∫r1(t)s1(t-τ)dt(1)

在所述子阵通道内n个互相关的积分式中，找到接收子阵通道n中的接收信号rn与发射信号sk的互相关值最大，该互相关最大值所对应的回波信号rn即为与发射信号sk相匹配的回波信号；此时，说明子阵通道n收到的回波信号是第k个子阵所发射的高频脉冲回波，因此，在其余n-1个子阵信道中经过互相关匹配滤波，同样得到的是第k个阵元所发射的高频脉冲回波。

将子阵n接收子阵k的回波信号定义为snk，将子阵k接收子阵n的回波信号定义为skn，根据互异性定理可知：第n个子阵发射信号、第k个子阵接收信号和第k个子阵发射信号、第n个子阵接收信号所观察到的目标散射系数是相同的，即

snk＝snk(2)

将互异性信道回波信号进行叠加，并根据多普勒频移进行脉冲相参积累。在经过不同子阵信道的相干叠加操作后，通过配准检测，可以得到准确得到二维阵列数据信息，并将其保存成二进制格式，存储至外部flash模块中，便于数字阵列雷达信号成像处理平台对数据进行调用和成像处理工作。

参照图5，数字阵列雷达信号成像处理平台包括cortex-m4处理内核、成像算法模块、外部flash模块和显控模块。

所述cortex-m4处理内核从所述外部flash模块中读取二维阵列数据信息，并将该信息传送至成像算法模块中。

成像算法模块通过cortex-m4处理内核的底层固件库函数构建基于寄存器操作的bp后像投影算法，将构造好的bp算法进行程序性封装，并将二维阵列数据信息送入封装函数中进行图像算法处理，从而得到二维阵列数据成像处理信息。

将所述二维阵列数据成像处理信息存储至外部flash模块，当完成对所述二维阵列数据成像处理信息的存储操作后，显控模块从外部flash模块中读取相应二维阵列数据成像处理信息，并在显示屏上进行成像操作；当数字阵列雷达信号成像处理平台完成成像操作后，向mcu主控模块的cortex-m3控制内核发送响应信号。

参照图6，cortex-m3控制内核为mcu主控模块的核心，对系统内部和模块间的逻辑时序、时钟信号和触发反馈信号进行控制；cortex-m3控制内核控制二维阵列射频模块发射高频探测信号，并按子阵对回波信号进行接收处理；使阵列数据采集处理模块对数据进行采集，形成可用于信号处理的二维阵列数据信息；通过数字阵列雷达信号成像处理平台对二维阵列数据进行成像处理，并将处理所得数据在显控模块上进行展示。

时钟模块用于提供cortex-m3控制内核的时钟信号，可擦除只读存储器用于存储指令集和gpio口缓存数据。

参照图7，系统的电源模块包括调压器供电模块和数模转化电源接口模块。在电源模块中调压器供电模块为整个系统中的数字电路供电，其中包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和mcu主控模块；调压器输出电压为1.2v，可以运行在运行模式、停止模式和待机模式。

为了提高转换精度，电源模块针对阵列数据采集处理模块配有独立的数模转化电源接口模块，方便对接收模拟信号进行单独的滤波，数模转化电源接口模块的工作电源使用vdda引脚输入，使用vssa作为独立的地连接，vref引脚则为数模转化电源接口模块提供测量使用的参考电压。。

以上对本发明所提供的一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统进行了详细介绍。说明书中各个模块采用功能模块划分和逐层递进的方式描述，每个模块说明的都是其具体的功能以及进出入该模块的信号处理过程，各个功能模块之间的参数调用和信息传递关系十分明晰。

结合发明中的各处理单元及步骤，能够以硬件和软件的结合来实现，为了清楚地说明二者在功能上的相互关系，在上述说明中已经按照功能描述了各模块功能的组成及步骤。专业技术人员应当认识到，对以上的实施方式仅是说明本发明，而并非用作对本发明的约束条件，在一定范围内对上述实施方式做出的适当改变和变化都在本发明的要求保护范围内。