信号捕获方法及装置的制造方法_2

号捕获速度相对于传统周期信号捕获方式来说，提高10倍、5倍、2倍、1倍。
[0059]S102、通用相关累加器接收数字中频信号、载波发生器发送的数字信号，以及伪码发生器发送的分段码标志和累加清零信号，并利用分段码标志输出具有与累加清零信号相应的累加时长的累加量至DSP，以控制DSP利用累加量调整码频率控制字，完成导航信号的捕获。
[0060]在本申请实施例中，优选的，伪码发生器产生累加清零信号，该累加清零信号输入至通用相关累加器，当累加清零信号有效时，锁存通用相关累加器的累加量并输出。
[0061]在本申请实施例中，优选的，根据伪码发生器产生的2个flag时间标记，将分段时间标志作为通用相关累加器的累加清零信号，通过该标记将会输出相应的累加时长的累加量，通过DSP配置，可分别输出lms、2ms、5ms和10ms累加量。
[0062]在本申请实施例中，优选的，累加量包括:载波发生器发送的数字信号构成的第一支路(L)中的E支路累加量、P支路累加量和L支路累加量;数字中频信号构成的第二支路(Q)中的E支路累加量、P支路累加量和L支路累加量，其中，E支路为即时支路，P支路为超前支路，L支路为滞后支路。
[0063]在本申请实施例中，优选的，通用相关累加器的个数为6个，每个通用相关累加器用于计算唯一的一个支路的累加量。
[0064]在本申请实施例中，优选的，将各个累加量通过EMIF接口传输至DSP，该累加量的读取由分段累加标记控制，其中，P支路的累加量作为载波环的输入量进行载波环调整，E、L支路作为码环的输入量进行码环的调整。
[0065]在本申请实施例中，优选的，与现有技术相同的，仍然利用整码周期标记信号作为测量量锁存标记，该标记的时间间隔为一个码周期10ms，通过该标记锁存载波相位、码周期、码相位等测量量。
[0066]在本申请实施例中，优选的，将各个累加量通过EMIF接口输出至DSP唐搜模块，唐搜模块根据码分段控制字的配置情况，每lms、2ms或每10ms调整一次码频率控制字，直至相关峰值满足多次(通常取8次)大于捕获门限值，则完成信号捕获。
[0067]在本申请实施例中，优选的，针对星座伪码发生器产生的clear_dump_nms累加清零信号分别和E\P\L三个支路的路伪随机码进行相关累加，当clear_dump_nms有效时，进行累加量锁存清零，累加清零周期为伪码周期(clear_dump_nmS)为分段码周期标志信号，累加模块输出的6路累加量，经过clear_dump_nms信号锁存后，其中2个即时支路输入至载波环路;其中2个超前支路和2个滞后之路输入至码环。
[0068]在本申请实施例中，优选的，通用相关累加器通过外部输入码频率控制字进行累加操作，根据DDS原理，当最高位(第32位)溢出后，产生码生成信号，每溢出一次产生一个码片，当码片技术等于码分段控制字时，产生分段码控制信号clear_dump_nms，此时DSP调整码频率控制字，实现码相位的滑动；当码相位产生至一个完整的码周期后，此时产生整码周期控制信号c 1 ear_dump。
[0069]在本申请实施例中，优选的，当输出的累加量时间长度不一致时，锁频环频率牵引范围将有一定的变化，lms对应频率牵引范围是± 500Hz、2ms对应频率牵引范围是± 250Hz、5ms对应频率牵引范围是±100Hz、10ms对应频率牵引范围是±50Hz，随着接收信号功率的降低，信号的动态范围将会缩小;相反，信号的动态范围将会增大。
[0070]在本申请实施例中，优选的，调整锁频环频率牵引范围，在不改变传统锁频环路结构的前提下有效的扩大锁频环频率试用范围，并在导航信号的动态适用范围与信号捕获灵敏度之间有良好的折中设计。有效的增加了导航接收器的适用场景。
[0071]在本申请实施例中，优选的，通过调整输出累加量的时间长度，可以满足不同动态场景的信号捕获，可有效降低信号捕获时间。
[0072]本申请提供一种导航信号捕获方法，应用于导航接收器，该导航接收器包括伪码发生器和通用相关累加器，其中，伪码发生器利用码相关控制字生成分段码标志和累加清零信号;通用相关累加器利用分段码标志输出具有与累加清零信号相应的累加时长的累加量至DSP，以控制述DSP利用累加量调整码频率控制字，完成导航信号的捕获。本申请在不改变传统导航接收器结构的前提下，实现输出累加量时长可调整，变相的实现了可配置调整的环路的牵引范围和累加量的累加时长，可同时适应高动态或高灵敏度的应用场景，有效降低了导航信号的捕获时间，提高了导航信号的捕获效率。
[0073]实施例二:
[0074]图4为本申请实施例二提供的一种导航信号捕获系统的结构示意图。
[0075]如图4所示，本申请实施例二提供的一种导航捕获系统包括:伪码发生器模块41和通用相关累加器模块42，其中，
[0076]伪码发生器模块41，用于利用码相关控制字生成分段码标志和累加清零信号，码相关控制字是由DSP预先配置与导航信号的伪码特征对应的控制字，码相关控制字包括码分段控制字和码频率控制字；
[0077]通用相关累加器模块42，用于接收数字中频信号、载波发生器发送的数字信号，以及伪码发生器模块发送的分段码标志和累加清零信号，并利用分段码标志输出具有与累加清零信号相应的累加时长的累加量至DSP，以控制述DSP利用累加量调整码频率控制字，完成导航信号的捕获。
[0078]在本申请实施例中，优选的，提供的一种导航信号捕获系统应用于导航接收器，如，现有导航接收器中包含伪码发生器和通用相关累加器，将本申请提供的导航信号捕获系统中的伪码发生器模块的功能集成在现有导航接收器的伪码发生器中，以及将本申请提供的导航信号捕获系统中的通用相关累加器模块的功能集成在现有技术导航接收器的通用相关累加器中。
[0079]以上仅仅是本申请实施例的优选方式，发明人可根据自己的需求任意设置本申请实施例提供的一种导航信号捕获系统的应用方式，在此不做限定。
[0080]在本申请实施例中，优选的，码相关控制字是由DSP(digital signal processor,数字信号处理器)通过EMIF(External Memory Interface，外部存储器接口)预先配置的与导航信号的伪码特征对应的控制字。
[0081]以上仅仅是本申请实施例的优选方式，发明人可根据自己的需求任意设置配置与导航信号的伪码特征对应的码相关控制字的具体执行主体，在此不做限定。
[0082]在本申请实施例中，优选的，码相关控制字包括码分段控制字和码频率控制字。
[0083]以上仅仅是本申请实施例的优选方式，发明人可根据自己的需求任意设置码相关控制字的具体内容，如:码滑动控制字、码相关距控制字等，在此不做限定。
[0084]在本申请实施例中，优选的，伪码发生器模块产生累加清零信号，该累加清零信号输入至通用相关累加器模块，当累加清零信号有效时，锁存通用相关累加器模块的累加量并输出。
[0085]在本申请实施例中，优选的，根据伪码发生器模块产生的2个flag时间标记，将分段时间标志作为通用相关累加器模块的累加清零信号，通过该标记将会输出相应的累加时长的累加量，通过DSP配置，可分别输出lms、2ms、5ms和10ms累加量。
[0086]图5为本申请实施例二提供的一种伪码发生器模块的详细结构示意图。
[0087]如图5所示，本申请实施例提供的伪码发生器模块包括码相位溢出单元51、计算单元52和生成单元53。
[0088]其中，码相位溢出单元51，用于通过码NC0累加复现本地伪码信号，利用码N0C溢出标记产生码相位；
[0089]计算单元52，用于对码相位进行计数；
[0090]生成单元53，用于当计数达到码分段控制字时，分段码标记有效并清零码相位计数器并开始计数，且将分段码标记作为累加清零信号。
[0091]在本申请实施例中，优选的，伪码发生器模块通过码N0C累加复现本地伪码信号，通过码NC0溢出标记产生码相位，通过对码相位计数，当计数达到码周期分段控制字时，码分段标记有效并清零码相位计数器并开始计数。
[0092]在本申请实施例中，优选的，码NC0每个分段周期调整一次。
[0093]以上仅仅是本申请实施例的优选方式，发明人可根据自己的需求任意设置码N0C调整的具体时间，在此不做限定。
[0094]在本申请实施例中，优选的，通过DSP置入不同的码分段控制字，可执行lms、2ms、5ms和10ms等四种时长的分段清零信号。针对不同时长的分段清零信号可分别将信号捕获速度相对于传统周期信号捕获方式来说，提高10倍、5倍、2倍、1倍。
[0095]图6为本申请实施例二提供的一种通用相关累加器