4以对相同的IP/IPs执行更多的测试，或者重复步骤3和4以对不同的 IP执行更多的测试。
[0112]可以存在附加的广播模式，其中可以对系统中的所有柔性接口 212并行地发送指 令。在这种情况下，默认地址可用于寻址所有柔性接口，例如地址总线上的0。在一些实施例 中，地址可以恢复到0,如果其不被加载的话。地址寄存器中的默认值可以在重置之后恢复 至 IJ0。
[0113] 默认地址可用于利用控制总线上的控制指令寻址所有柔性接口。
[0114] 在一个示例中，可以按照以下步骤实施广播模式：
[0115] 1.应用重置；
[0116] 2.在移除重置之后，将想要的指令放在测试控制总线上（加载适当的柔性接口 LTCR寄存器），然后测试开始；
[0117] 3.对将执行的任何其他广播测试重复步骤#2。
[0118] 加载备用寄存器:
[0119] 该模式与加载地址寄存器的相似之处在于，通过预留地址寻址特定的寄存器。在 这种情况下，地址总线可以承载用于备用寄存器的预留地址，并且柔性接口 212的备用寄存 器可以串联耦合。
[0120] 然后，数据可以顺次偏移到寄存器中。
[0121] 应该理解，在实施例中，地址可以被分配给IP模块，并且数据被加载到柔性接口中 多次。例如，每当引导测试时都可以执行这种操作。
[0122] 还应该理解，提到了前面的芯片上和芯片外。这里，芯片是指集成电路或者形成系 统的相关集成电路的总和。例如，芯片上系统可以不是单个集成电路，而是可以由两个以上 的同伴芯片组成的。
[0123] 上述各个实施例可以组合以提供又一些实施例。根据上面的详细描述，可以对实 施例进行这些和其他变化。通常，在以下权利要求中，所使用的术语不应构造为将权利要求 限制为说明书和权利要求中公开的具体实施例，而是应该构造为包括所有可能的实施例以 及权利要求提及的所有等效范围。因此，权利要求不被公开限制。
【主权项】
1. 一种系统，包括： 多个核，设置在一个或多个同伴芯片上，每个核均包括： 地址线； 核电路装置；以及 测试接口，执行与所述核电路装置相关联的测试，所述测试接口具有被配置为保持所 述核的地址的地址寄存器和地址确定电路装置，所述地址确定电路装置被配置为： 将在所述地址线上接收的地址与保持在所述地址寄存器中的地址进行比较； 基于所述比较确定所述核是否正在被寻址;并且 响应于所述确定，指示所述测试接口以执行测试操作。2. 根据权利要求1所述的系统，其中通过选择耦合在测试数据输入和测试数据输出之 间的多个寄存器中的一个或多个寄存器来配置所述接口。3. 根据权利要求2所述的系统，其中所述测试数据输入是串行测试数据输入，并且所述 测试数据输出是串行测试数据输出。4. 根据前述权利要求中任一项所述的系统，其中所述地址线是并行输入。5. 根据权利要求2或从属于其的任何权利要求所述的系统，其中所述多个寄存器中的 一个寄存器是旁路寄存器。6. 根据权利要求5所述的系统，其中当确定在所述地址线上接收的所述地址与保持在 所述地址寄存器中的地址不匹配时，所述旁路寄存器耦合在所述测试数据输入和所述测试 数据输出之间。7. 根据权利要求2至6中任一项所述的系统，其中所述多个寄存器中的一个寄存器是局 部测试控制寄存器。8. 根据权利要求7所述的系统，其中当确定在所述地址线上接收的所述地址与保持在 所述地址寄存器中的地址匹配时，所述局部测试控制寄存器耦合在所述测试数据输入和所 述测试数据输出之间。9. 根据前述权利要求中任一项所述的系统，其中所述测试接口还包括： 控制线；以及 解码器，所述解码器被布置为解码所述控制线上的指令并且被布置为根据所述指令来 配置所述局部测试控制寄存器。10. 根据权利要求9所述的系统，其中当第一核的解码器确定所述控制线上的指令是无 效的且所述第一核的地址确定电路装置确定所述第一核正在被寻址时，所述第一核的所述 局部测试控制寄存器耦合在相应的测试数据输入和测试数据输出之间。11. 根据权利要求9所述的系统，其中当第一核的解码器确定所述控制线上的指令是有 效的且所述第一核的地址确定电路装置确定所述第一核正在被寻址时，所述指令被解码， 并且根据所述指令加载所述局部测试控制寄存器。12. 根据前述权利要求中任一项所述的系统，其中每个核均包括用于执行所述系统的 至少一种功能的电路装置的模块。13. -种用于在系统中执行测试的方法，所述系统包括设置在一个或多个同伴芯片上 的多个核，所述方法包括： 将在地址线上接收的地址与保持在测试接口的地址寄存器中的地址进行比较； 基于所述比较，确定所述多个核中的核是否正在被寻址；以及 响应于所述确定，配置所述测试接口以执行与所述核的核电路装置相关联的测试操 作。14. 根据权利要求13所述的方法，还包括： 选择将耦合在测试数据输入和测试数据输出之间的多个寄存器中的一个或多个寄存 器。15. 根据权利要求13或14所述的方法，还包括： 确定在所述地址线上接收的地址与保持在所述地址寄存器中的地址不匹配；以及 响应于所述确定，响应于此将旁路寄存器耦合在所述测试数据输入和所述测试数据输 出之间。16. 根据权利要求13至15中任一项所述的方法，还包括： 确定在所述地址线上接收的地址与保持在所述地址寄存器中的地址匹配；以及 响应于所述确定，将局部测试控制寄存器耦合在所述测试数据输入和所述测试数据输 出之间。17. 根据权利要求16所述的方法，还包括： 解码控制线上的指令；以及 根据所述指令配置所述局部测试控制寄存器。18. 根据权利要求13至17中任一项所述的方法，还包括： 确定所述核的控制线上的指令是无效的；以及 当确定所述核正在被寻址时，将所述第一核的局部测试控制寄存器耦合在所述测试数 据输入和所述测试数据输出之间。19. 根据权利要求13所述的方法，还包括： 确定所述核的控制线上的指令是有效的；以及 当确定所述核正在被寻址时，响应于所述确定解码所述指令；以及 根据所述指令加载所述局部测试控制寄存器。20. -种测试接口，执行与可配置为系统中的多个核中的一个的核的核电路装置相关 联的测试，所述系统设置在一个或多个同伴芯片上，所述接口包括： 地址线输入； 地址寄存器，被配置为保持所述核的地址； 地址确定电路装置，被配置为将在所述地址线输入处接收的地址与保持在所述地址寄 存器中的地址进行比较以确定所述核是否正在被寻址，并且所述地址确定电路装置被配置 为响应于所述确定指示所述测试接口以执行测试操作。21. 根据权利要求20所述的测试接口，还包括： 测试控制线； 局部测试控制寄存器；以及 解码器，被配置为当所述核正在被寻址时，解码在所述测试控制线上接收的指令，并且 被配置为根据所述指令加载所述局部测试控制寄存器。22. 根据权利要求20或21所述的测试接口，其中所述测试接口被配置为根据IEEE 1149 (JTAG)标准或用于嵌入式核测试的IEEE1500标准执行至少一些通信。23. 根据权利要求20、21或22所述的测试接口，其中所述解码器包括： 测试数据输出； 旁路寄存器； 选择电路装置，被配置为将来自至少一个所选寄存器的数据传递至所述测试数据输 出；以及 重新定时电路装置，配置在所述选择电路装置和所述测试数据输出之间。24. -种用于形成系统的一部分的核，所述系统包括设置在一个或多个同伴芯片上的 多个核，所述核包括： 核电路装置；以及 测试接口，用于执行与所述核电路装置相关的测试;所述测试接口包括： 地址寄存器，被配置为保持所述核的地址;和 地址确定电路装置，被配置为将地址线上接收的地址与保持在所述地址寄存器中的地 址进行比较以确定核是否正在被寻址，并且配置所述接口以响应于所述确定执行测试操 作。25. -种系统，包括设置在一个或多个同伴芯片上的多个核，每个核均包括： 核电路装置；以及 测试接口，用于执行与所述核电路装置相关的测试;所述测试接口包括： 地址寄存器，用于保持所述核的地址； 局部测试控制寄存器;和 解码器，被配置为如果地址线上接收的地址与保持在所述地址寄存器中的地址匹配， 则接收测试控制线上的指令并根据所述指令配置所述局部测试控制寄存器。
【专利摘要】在具有多个核的一个或多个同伴芯片上设置系统和方法。每个核都具有核电路装置和用于执行与核电路装置相关的测试的测试接口。测试接口具有用于保持核的地址的地址寄存器以及地址确定电路装置。地址确定电路装置被配置为将地址线上接收的地址与保持在地址寄存器中的地址进行比较以确定核是否正在被寻址。地址确定电路装置还被配置为响应于确定指示测试接口以执行测试操作。
【IPC分类】G01R31/3185, G01R31/317
【公开号】CN105518475
【申请号】CN201480049516
【发明人】L·纳波利塔诺, S·菲尔斯
【申请人】意法半导体(R&D)有限公司
【公开日】2016年4月20日
【申请日】2014年10月3日
【公告号】EP3047289A1, WO2015049374A1