一种pcb电气性能测试的治具架构的制作方法
【技术领域】
[0001]本实用新型涉及电路板测试技术领域，尤其涉及一种PCB(Printed CircuitBoard，印制电路板)电气性能测试的治具架构。
【背景技术】
[0002]现有技术中的PCB电气测试治具无论何种产品形态，其都是按上下模一样的水准制作一套治具，即PCB的C面(Component side，零件面)一个治具，S面(Soldering side，焊锡面)一个治具。上下模两个治具所使用的面板、垫圈都是一致的。但是PCB本身的构造是不同的，C面通常会有精密的BGA(Ball Grid Array，球栅阵列封装)和SMD (SurfaceMounted Devices，表面贴装器件)，由此可见S面没有C面复杂，通常测试点也只有C面的三分之一，在选择架构方面也没有C面需求高。现有的测试治具架构上下模都是一致的，比如，下模七层、上模也七层，下模九层、上模也九层，下模十层、上模也十层，下模十二层、上模也十二层。从而导致了 S面的上模在治具的制造过程中造成面板数量及制作工时的浪费，比如，钻孔时间的浪费。
【实用新型内容】
[0003]本实用新型所要解决的技术问题在于提供一种PCB电气性能测试的治具架构，旨在解决治具在制作过程中时间和成本的浪费问题。
[0004]本实用新型是这样实现的，一种PCB电气性能测试的治具架构，包括用于测试PCBS面的上模和用于测试PCB C面的下模，所述上模和下模均具有若干层面板，且上模的面板层数少于下模的面板层数，所述面板与面板之间平行间隔设置。
[0005]进一步地，所述面板与面板之间通过垫圈进行固定。
[0006]进一步地，所述上模具有九层面板，下模具有十二层面板。
[0007]进一步地，所述上模具有七层面板，下模具有十层面板。
[0008]进一步地，所述上模具有七层面板，下模具有十二层面板。
[0009]本实用新型与现有技术相比，有益效果在于:所述的PCB电气性能测试的治具架构结合测试过程中PCB两面不同的结构特征，采用了上模的面板层数少于下模的面板层数的设计，在治具架构的组合过程中可以节约面板的使用数量和减少钻孔时间，从而节约了生产成本。
【附图说明】
[0010]图1是本实用新型PCB电气性能测试的治具架构一较佳实施例的示意图。
【具体实施方式】
[0011]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0012]如图1所示，为本实用新型一较佳的实施例，一种PCB电气性能测试的治具架构，该治具架构利用电流的脉冲性，测试PCB板之间的开路及短路。该治具架构包括用于测试PCB S面的上模11和用于测试PCB C面的下模12，上模11和下模12均具有若干层面板13，且上模11的面板13层数少于下模12的面板13层数，面板13与面板13之间平行间隔设置。
[0013]面板13与面板13之间通过垫圈14进行固定。垫圈14主要起到支撑各层面板13之间的稳定性。
[0014]根据PCB 10的精密度设置治具架构，可以将上模11设定为九层面板13，下模12设定为十二层面板13，相对于上下模都是十二层面板的可以节约三块面板13及钻孔时间。或者，上模11设定为七层面板13，下模12设定为十层面板13，相对于上下模都是十层面板的可以节约三块面板13及钻孔时间。或者，上模11设定为七层面板13，下模12设定为十二层面板13，相对于上下模都是十二层面板的可以节约五块面板13及钻孔时间。每种组合的治具架构均经过了探针长度、密度间距等计算。这样，既满足了 PCB 10C面的精密及S面的简单，又可节约面板的使用数量及钻孔时间。
[0015]所述的PCB电气性能测试的治具架构结合测试过程中PCB两面不同的结构特征，采用了上模11的面板13层数少于下模12的面板13层数的设计，在治具架构的组合过程中可以节约面板13的使用数量和减少钻孔时间，从而节约了生产成本。
[0016]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种PCB电气性能测试的治具架构，包括用于测试PCB S面的上模和用于测试PCBC面的下模，所述上模和下模均具有若干层平行间隔设置的面板，其特征在于，所述上模的面板层数少于所述下模的面板层数。2.根据权利要求1所述的PCB电气性能测试的治具架构，其特征在于，所述面板与面板之间通过垫圈进行固定。3.根据权利要求1或2所述的PCB电气性能测试的治具架构，其特征在于，所述上模具有九层面板，下模具有十二层面板。4.根据权利要求1或2所述的PCB电气性能测试的治具架构，其特征在于，所述上模具有七层面板，下模具有十层面板。5.根据权利要求1或2所述的PCB电气性能测试的治具架构，其特征在于，所述上模具有七层面板，下模具有十二层面板。
【专利摘要】本实用新型适用于电路板测试技术领域，提供了一种PCB电气性能测试的治具架构，包括用于测试PCB？S面的上模和用于测试PCB？C面的下模，所述上模和下模均具有若干层面板，且上模的面板层数少于下模的面板层数，所述面板与面板之间平行间隔设置。所述的PCB电气性能测试的治具架构结合测试过程中PCB两面不同的结构特征，采用了上模的面板层数少于下模的面板层数的设计，在治具架构的组合过程中可以节约面板的使用数量和减少钻孔时间，从而节约了生产成本。
【IPC分类】G01R1/04
【公开号】CN205049606
【申请号】CN201520738883
【发明人】陈广
【申请人】竞华电子(深圳)有限公司
【公开日】2016年2月24日
【申请日】2015年9月22日