专利名称：振动时效多路激振器控制装置的制作方法
技术领域：
本实用新型涉及一种激振器控制装置，尤其涉及一种振动时效多路激振器控制装置。
背景技术：
振动消除应力技术(VSR)，即利用一种严格受控的振动能量，对金属工件进行处理，以解决工件加工过程中和加工之后出现的内部残余应力导致尺寸变化及抗载荷能力变化的问题。VSR对消除、减少或均化金属工件内的残余应力，提高工件抗动静载、抗变形能力，稳定尺寸精度有重要的功效。目前，在传统振动消除应力系统中，常见的激振器控制装置都是单一任务的控制系统，包括主控器、电机驱动器、激振器和加速度传感器，其中，电机驱动器用于驱动激振器的电机工作，加速度传感器用于采集激振器所作用的工件的振动信号发送给主控器，主控器用于根据内置的软件系统对工件的振动信号进行傅里叶频谱分析，选择出匹配的谐波振动频率，并根据谐波振动频率生成对应的PWM脉冲信号发送至电机驱动器，从而调整激振器的电机运转，达到消除应力的效果。然而，这种单一任务的控制系统的一个主控器只能控制一台激振器进行工件处理，而每一套这样激振器控制装置对应需要一个操作人员。因此， 这种控制的效率较低、成本较高。
实用新型内容本实用新型的目的在于提供一种振动时效多路激振器控制装置，以实现一个主控器控制多路激振器，提高控制效率、降低控制成本。为达到上述目的，本实用新型提供了一种振动时效多路激振器控制装置，包括主控器，所述主控器的输出端连接有多个电机驱动器，每个所述电机驱动的输出端连接有一个激振器，每个所述激振器对应设有一个加速度传感器，每个所述加速度传感器的输出端与所述主控器的输入端相连。本实用新型的振动时效多路激振器控制装置，所述主控器包括ATX电源、无源底板、工控主板、主控板和存储设备，其中，所述ATX电源的输出端与所述无源底板的输入端相连，所述工控主板通过所述无源底板与所述主控板相连，所述存储设备与所述工控主板相连。本实用新型的振动时效多路激振器控制装置，所述主控板上设有FPGA以及分别与所述FPGA相连的四个转速驱动单元、四个转速采集单元、PIC单片机和AD转换单元，所述PIC单片机连接有四个电流采集单元，所述AD转换单元连接有四个AD采集单元。本实用新型的振动时效多路激振器控制装置，还包括分别与所述主控器和所述多个电机驱动器相连的空气开关，以及分别与所述主控器相连的显示器和键鼠。本实用新型的振动时效多路激振器控制装置，所述FPGA的型号为1K50TC144，所述PIC单片机的型号为PIC18F45J10，所述AD转换单元的型号为AD7891，四个所述转速驱
3动单元的输出端对应与所述FPGA的第88 第91管脚相连，四个所述转速采集单元的输出端对应与所述FPGA的第78 第81管脚相连，四个所述电流采集单元的输出端对应与所述 PIC单片机的第19 第22管脚相连，所述PIC单片机的第1管脚、第44管脚对应与所述 FPGA的第64管脚、第65管脚相连，所述PIC单片机的第7管脚、第观管脚与所述FPGA的第5管脚相连，所述PIC单片机的第2 第5管脚的对应与所述FPGA的第63 第59管脚相连，所述AD转换单元的第7 第20管脚对应与所述FPGA的第沈 第39管脚相连，四个所述AD采集单元的输出端对应与所述AD转换单元的第观 第43管脚相连。本实用新型的振动时效多路激振器控制装置，所述主控制器设有一个或两个，当设有两个时，两个主控制器互为主备用关系。本实用新型的振动时效多路激振器控制装置，所述加速度传感器为三维传感器或多个单维传感器。本实用新型的振动时效多路激振器控制装置的主控器的输出端连接有多个电机驱动器，每个电机驱动的输出端连接有一个激振器，每个激振器对应设有一个加速度传感器，每个加速度传感器的输出端与主控器的输入端相连。从而实现了一个主控器控制多个电机驱动器，因此，提高了控制效率、降低了控制成本。
图1为本实用新型的振动时效多路激振器控制装置的结构框图；图2为本实用新型的振动时效多路激振器控制装置的主控器的结构框图；图3为本实用新型的振动时效多路激振器控制装置的主控器中主控板的电路原理图。
具体实施方式
以下结合附图对本实用新型的具体实施方式
进行详细描述参考图1所示，本实用新型的振动时效多路激振器控制装置包括主控器，主控器的输出端连接有四个电机驱动器，每个电机驱动的输出端连接有一个激振器，每个激振器对应设有一个加速度传感器(该加速度传感器为三维传感器或多个单维传感器)，每个加速度传感器的输出端与主控器的输入端相连，还包括分别与主控器和四个电机驱动器相连的空气开关，以及分别与主控器相连的显示器和键鼠。结合图2所示，主控器包括ATX电源、 无源底板、工控主板、主控板和存储设备，其中，ATX电源的输出端与无源底板的输入端相连，工控主板通过无源底板与主控板相连，存储设备与工控主板相连而主控板上设有型号为1K50TC144的FPGA、四个转速驱动单元、四个转速采集单元、型号为PIC18F45J10的PIC 单片机、型号为AD7891的AD转换单元、四个电流采集单元和四个AD采集单元。结合图3 所示，其中，四个转速驱动单元的输出端对应与FPGA的第88 第91管脚相连，四个转速采集单元的输出端对应与FPGA的第78 第81管脚相连，四个电流采集单元的输出端对应与 PIC单片机的第19 第22管脚相连，PIC单片机的第1管脚、第44管脚对应与FPGA的第 64管脚、第65管脚相连，PIC单片机的第7管脚、第28管脚与FPGA的第5管脚相连，PIC 单片机的第2 第5管脚的对应与FPGA的第63 第59管脚相连，AD转换单元的第7 第 20管脚对应与FPGA的第沈 第39管脚相连，四个AD采集单元的输出端对应与AD转换单元的第观 第43管脚相连。上述振动时效多路激振器控制装置中，控制器通过ATX电源经无源底板给工控主板和主控制板供电。储存设备(例如硬盘)用来保存系统程序及处理结果。主控制板通过ISA总线(也可是PCI或其他类似的总线)与工控主板进行通讯。主控制板上的FPGA用来实现将采集的数据通过ISA总线传递到工控主板，还通过转速驱动单元、转速采样单元实现对四台激振器的电机的转速控制。PIC单片机连接电流采样单元用来完成对四台电机驱动器的电流采集。AD转换单元连接AD采集单元用以完成四路的加速度信号采集。此外，为了增强设备的可靠性，上述主控器可以设置两个，两个主控制器互为主备用关系，当工作中的主控制器出故障时，可以自动切换到备用主控制器，从而保证整个系统的可靠性。工作时，首先工控主板上的系统程序通过ISA总线发出指令给FPGA，FPGA根据系统程序指定的编号(如1号)通过转速驱动单元和转速采样单元控制电机驱动器驱动对应激振器的电机达到相应的转速。在该电机达到相应的转速后，工控主板上的系统程序通过 ISA总线发出指令给FPGA，FPGA控制AD转换单元并通过AD采集单元对该电机所对应的工件进行频谱分析，同时FPGA将采样数据通过ISA总线送往工控主板上的系统程序，由此实现振动时效处理。系统程序定时(不超过20ms)对控制对象进行轮询，监控激振器的电机的转速、电流等参数，并根据加速度采样数据进行相应的调整。在两台或更多台“电机驱动器”同时工作时，系统会按编号顺序处理。由于轮询时间间隔很短，就实现了多台同时异步工作而无相互影响。同时FPGA本身支持并行工作，系统程序一旦发出指令FPGA端控制多台电机的工作是完全独立的。只有和系统程序通讯时才会产生总线竞争。此时由系统程序根据控制对象的优先级进行判断，并进行相应的处理。以上的实施例仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通工程技术人员对本实用新型的技术方案作出的各种变形和改进，均应落入本实用新型的权利要求书确定的保护范围内。
权利要求1.一种振动时效多路激振器控制装置，其特征在于，包括主控器，所述主控器的输出端连接有多个电机驱动器，每个所述电机驱动的输出端连接有一个激振器，每个所述激振器对应设有一个加速度传感器，每个所述加速度传感器的输出端与所述主控器的输入端相连。
2.根据权利要求1所述的振动时效多路激振器控制装置，其特征在于，所述主控器包括ATX电源、无源底板、工控主板、主控板和存储设备，其中，所述ATX电源的输出端与所述无源底板的输入端相连，所述工控主板通过所述无源底板与所述主控板相连，所述存储设备与所述工控主板相连。
3.根据权利要求2所述的振动时效多路激振器控制装置，其特征在于，所述主控板上设有FPGA以及分别与所述FPGA相连的四个转速驱动单元、四个转速采集单元、PIC单片机和AD转换单元，所述PIC单片机连接有四个电流采集单元，所述AD转换单元连接有四个AD 采集单元。
4.根据权利要求1所述的振动时效多路激振器控制装置，其特征在于，还包括分别与所述主控器和所述多个电机驱动器相连的空气开关，以及分别与所述主控器相连的显示器和键鼠。
5.根据权利要求3所述的振动时效多路激振器控制装置，其特征在于，所述FPGA的型号为1K50TC144，所述PIC单片机的型号为PIC18F45J10，所述AD转换单元的型号为 AD7891，四个所述转速驱动单元的输出端对应与所述FPGA的第88 第91管脚相连，四个所述转速采集单元的输出端对应与所述FPGA的第78 第81管脚相连，四个所述电流采集单元的输出端对应与所述PIC单片机的第19 第22管脚相连，所述PIC单片机的第1管脚、第44管脚对应与所述FPGA的第64管脚、第65管脚相连，所述PIC单片机的第7管脚、 第观管脚与所述FPGA的第5管脚相连，所述PIC单片机的第2 第5管脚的对应与所述 FPGA的第63 第59管脚相连，所述AD转换单元的第7 第20管脚对应与所述FPGA的第 26 第39管脚相连，四个所述AD采集单元的输出端对应与所述AD转换单元的第观 第 43管脚相连。
6.根据权利要求1所述的振动时效多路激振器控制装置，其特征在于，所述主控制器设有一个或两个，当设有两个时，两个主控制器互为主备用关系。
7.根据权利要求1所述的振动时效多路激振器控制装置，其特征在于，所述加速度传感器为三维传感器或多个单维传感器。
专利摘要本实用新型公开了一种振动时效多路激振器控制装置，包括主控器，所述主控器的输出端连接有多个电机驱动器，每个所述电机驱动的输出端连接有一个激振器，每个所述激振器对应设有一个加速度传感器，每个所述加速度传感器的输出端与所述主控器的输入端相连。从而实现了一个主控器控制多个电机驱动器，因此，提高了控制效率、降低了控制成本。
文档编号G05B19/042GK202057991SQ20112014647
公开日2011年11月30日 申请日期2011年5月10日 优先权日2011年5月10日
发明者梅海涛 申请人:北京翔博科技有限责任公司