专利名称：一种采用动态esr补偿电阻的宽负载线性调整器的制作方法
技术领域：
本实用新型涉及电学领域，特别涉及一种采用动态ESR补偿电阻的宽负载线性调整器。
背景技术：
现代电子设备发展迅速，处理器等核心芯片处理速度日益提快，传统线性调制器(LDO)环路带宽小，响应速度慢，负载能力差，已经无法满足性能日益提高的现代电子系统 要求，而开关电源的噪声和较大的输出纹波在很多高精度应用领域无法满足要求。
发明内容本实用新型的目地是提供一种大负载能力的宽负载线性调整器，它通过ESR补偿电阻补偿技术实现了 LDO系统在很快的负载范围内环路稳定，并大大提高了系统带宽，增快了环路响应速度。为实现上述目的，本实用新型采用的技术方案为一种采用动态ESR补偿电阻的宽负载线性调整器，其特征在于，包括带隙基准部分和LDO环路部分。所述带隙基准部分包括双极型晶体管、P型MOS管、运放、电流漏和电阻。所述带隙基准部分具体电器件连接如下第零P型MOS管MPO的栅极、第零P型MOS管MPO的漏极与电流漏的输入端连接；第一运算放大器Al输出端、第一 P型MOS管MPl的栅极、第二 P型MOS管MP2的栅极与第三P型MOS管MP3的栅极连接；第一 P型MOS管MPl的漏极与第四P型MOS管MP4的源极连接 ’第二 P型MOS管MP2的漏极与第五P型MOS管MP5的源极连接；第三P型MOS管MP3的漏极与第六P型MOS管MP6的源极连接；第一运算放大器Al的同相输入端、第五P型MOS管MP5的漏极、电阻Rl的一端连接；第一运算放大器Al的反相输入端、第四P型MOS管MP4的漏极与第一 P型双极型晶体管Ql的集电极连接；电阻Rl的另一端与第二 P型双极型晶体管Q2的集电极连接；第六P型MOS管MP6的漏极、电阻R2的一端与带隙基准电压输出端Vref连接；电阻R2的另一端与第三P型双极型晶体管Q3的集电极连接；第零P型MOS管MPO的源极、第一 P型MOS管MPl的源极、第二 P型MOS管MP2的源极、第三P型MOS管MP3的源极与电源VDD连接；电流漏的输出端、第一 P型双极型晶体管Ql的基极、第一 P型双极型晶体管Ql的发射极、第二 P型双极型晶体管Q2的基极、第二 P型双极型晶体管Q2的发射极、第三P型双极型晶体管Q3的基极、第三P型双极型晶体管Q3的发射极与地GND连接。所述LDO环路部分包括电容、电阻、P型MOS管和N型MOS管。所述LDO环路部分具体电器件连接如下第一 P型MOS管Pl的源极、第四P型MOS管P4的源极、第六P型MOS管P6的栅极、第七P型MOS管P7的栅极、第五P型MOS管P5的源极、电容C的一端、第八P型MOS管P8的源极和电阻Rl的一端连接；第一 P型MOS管MPl的漏极、第二 P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二 P型MOS管MP2的栅极、R2的一端与R3的一端连接；第三P型MOS管MP3的栅极与基准电压Vref连接；第二 P型MOS管MP2的漏极、第三N型MOS管丽3的源极与第一 N型MOS管丽I的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二 N型MOS管丽2的漏极连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管丽3的漏极连接；第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极、第九P型MOS管MP9的栅极与P型MOS管Mc的源极连接；第八P型MOS管MP8的漏极、第九P型MOS管MP9的源极与第七N型MOS管丽7的栅极连接；第七N型MOS管丽7的源极、P型MOS管Mpass的栅极与第六N型MOS管MN6的漏极连接；P型MOS管Mpass的漏极、电容CL的一端、电容Ce的一端、R2的另一端与LDO输出端Vout连接；电容Ce的另一端与P型MOS管Mc的漏极连接；第一 P型MOS管MPl的栅极、第八P型MOS管MP8的栅极与偏置电压Vpbl连接 ’第
六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接；第一 N型MOS管丽I的栅极、第六N型MOS管MN6的栅极、第二 N型MOS管丽2的栅极与偏置电压Vnbl连接；第三N型MOS管丽3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接；P型MOS管Mc的栅极与偏置电压VB连接；第一 P型MOS管MPl的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极、第八P型MOS管MP8的源极、第七N型MOS管丽7的漏极与电源Vsys连接；P型MOS管Mpass的源极与电源Vin连接；第一 N型MOS管丽I的源极、第二 N型MOS管丽2的源极、第六N型MOS管MN6的源极、第九P型MOS管MP9的漏极、电阻Rl的另一端、电容CL的另一端与地GND连接。本实用新型提供的一种采用动态ESR补偿电阻的宽负载线性调整器，它通过动态ESR补偿电阻补偿技术实现了 LDO系统在很快的负载范围内环路稳定，并大大提高了系统带宽，增快了环路响应速度。
图I为本实用新型带隙基准部分电路结构图。图2为本实用新型LDO环路部分电路结构图。图3为本实用新型动态ESR补偿电路结构图。
具体实施方式
以下结合附图和具体实施例对本实用新型做进一步说明。本实施例是针对电学电源领域，特别是一种采用动态ESR补偿电阻的宽负载线性调整器，设置有带隙基准部分和LDO环路部分，其中带隙基准部分包括双极型晶体管Q1、Q2、Q3，P 型 MOS 管 MPO、MPI、MP2、MP3、MP4、MP5、MP6，一个运放，一个电流漏和电阻 Rl、R2，如图I所示，其具体连接为第零P型MOS管MPO的栅极、第零P型MOS管MPO的漏极与电流漏的输入端连接；第一运算放大器Al输出端、第一 P型MOS管MPl的栅极、第二 P型MOS管MP2的栅极与第三P型MOS管MP3的栅极连接；第一 P型MOS管MPl的漏极与第四P型MOS管MP4的源极连接；第二 P型MOS管MP2的漏极与第五P型MOS管MP5的源极连接 ’第三P型MOS管MP3的漏极与第六P型MOS管MP6的源极连接；第一运算放大器Al的同相输入端、第五P型MOS管MP5的漏极、电阻Rl的一端连接；第一运算放大器Al的反相输入端、第四P型MOS管MP4的漏极与第一 P型双极型晶体管Ql的集电极连接；电阻Rl的另一端与第二 P型双极型晶体管Q2的集电极连接；第六P型MOS管MP6的漏极、电阻R2的一端与带隙基准电压输出端Vref连接；电阻R2的另一端与第三P型双极型晶体管Q3的集电极连接；第零P型MOS管MPO的源极、第一 P型MOS管MPl的源极、第二 P型MOS管MP2的源极、第三P型MOS管MP3的源极与电源VDD连接；电流漏的输出端、第一 P型双极型晶体管Ql的基极、第一 P型双极型晶体管Ql的发射极、第二 P型双极型晶体管Q2的基极、第二 P型双极型晶体管Q2的发射极、第三P型双极型晶体管Q3的基极、第三P型双极型晶体管Q3的发射极与地GND连接。LDO 环路部分包括电容 CL、Ce,电阻 Rl、R2, P 型 MOS 管 MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MPass、Mc 和 N 型 MOS 管 MNl、MN2、MN3、MN4、MN5、MN6，如图 2 所示，其具体连接为第一 P型MOS管Pl的源极、第四P型MOS管P4的源极、第六P型MOS管P6的栅·极、第七P型MOS管P7的栅极、第五P型MOS管P5的源极、电容C的一端、第八P型MOS管P8的源极和电阻Rl的一端连接；第一 P型MOS管MPl的漏极、第二 P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二 P型MOS管MP2的栅极、R2的一端与R3的一端连接；第三P型MOS管MP3的栅极与基准电压Vref连接；第二 P型MOS管MP2的漏极、第三N型MOS管丽3的源极与第一 N型MOS管丽I的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二 N型MOS管丽2的漏极连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管丽3的漏极连接；第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极、第九P型MOS管MP9的栅极与P型MOS管Mc的源极连接；第八P型MOS管MP8的漏极、第九P型MOS管MP9的源极与第七N型MOS管丽7的栅极连接；第七N型MOS管丽7的源极、P型MOS管Mpass的栅极与第六N型MOS管MN6的漏极连接；P型MOS管Mpass的漏极、电容CL的一端、电容Ce的一端、R2的另一端与LDO输出端Vout连接；电容Ce的另一端与P型MOS管Mc的漏极连接；第一 P型MOS管MPl的栅极、第八P型MOS管MP8的栅极与偏置电压Vpbl连接；第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接；第一 N型MOS管丽I的栅极、第六N型MOS管MN6的栅极、第二 N型MOS管丽2的栅极与偏置电压Vnbl连接；第三N型MOS管丽3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接；P型MOS管Mc的栅极与偏置电压VB连接；第一 P型MOS管MPl的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极、第八P型MOS管MP8的源极、第七N型MOS管丽7的漏极与电源Vsys连接；P型MOS管Mpass的源极与电源Vin连接；第一 N型MOS管丽I的源极、第二 N型MOS管丽2的源极、第六N型MOS管MN6的源极、第九P型MOS管MP9的漏极、电阻Rl的另一端、电容CL的另一端与地GND连接。如图3，本方案所描述的LDO使用动态ESR补偿电阻补偿技术，通过Mc等效的动态ESR补偿电阻作为动态可调电阻，由于Buffer的输入级电平跟随负载的变化而变化，ESR等效电阻也会根据负载的变化动态调节系统零点的位置R<m =,, r Wfv _v、’以补偿
Moni-Ox 了 VGS 一 vTH )
由于系统主极点产生的相移，从而保证系统的稳定。以上是对本实用新型的具体说明，本方案不仅仅局 限在以上实施例中，针对在本方案发明构思下所做的任何改变都将落入本实用新型保护范围内。
权利要求1.一种采用动态ESR补偿电阻的宽负载线性调整器，其特征在于，包括带隙基准部分和LDO环路部分。
2.如权利要求I所述的一种采用动态ESR补偿电阻的宽负载线性调整器，其特征在于，所述带隙基准部分包括双极型晶体管、P型MOS管、运放、电流漏和电阻。
3.如权利要求2所述的一种采用动态ESR补偿电阻的宽负载线性调整器，其特征在于，所述带隙基准部分具体电器件连接如下 第零P型MOS管MPO的栅极、第零P型MOS管MPO的漏极与电流漏的输入端连接；第一运算放大器Al输出端、第一 P型MOS管MPl的栅极、第二 P型MOS管MP2的栅极与第三P型MOS管MP3的栅极连接；第一 P型MOS管MPl的漏极与第四P型MOS管MP4的源极连接；第二 P型MOS管MP2的漏极与第五P型MOS管MP5的源极连接；第三P型MOS管MP3的漏极与第六P型MOS管MP6的源极连接；第一运算放大器Al的同相输入端、第五P型MOS管MP5的漏极、电阻Rl的一端连接；第一运算放大器Al的反相输入端、第四P型MOS管MP4的漏极与第一 P型双极型晶体管Ql的集电极连接；电阻Rl的另一端与第二 P型双极型晶体管Q2的集电极连接；第六P型MOS管MP6的漏极、电阻R2的一端与带隙基准电压输出端Vref连接；电阻R2的另一端与第三P型双极型晶体管Q3的集电极连接； 第零P型MOS管MPO的源极、第一 P型MOS管MPl的源极、第二 P型MOS管MP2的源极、第三P型MOS管MP3的源极与电源VDD连接； 电流漏的输出端、第一 P型双极型晶体管Ql的基极、第一 P型双极型晶体管Ql的发射极、第二 P型双极型晶体管Q2的基极、第二 P型双极型晶体管Q2的发射极、第三P型双极型晶体管Q3的基极、第三P型双极型晶体管Q3的发射极与地GND连接。
4.如权利要求I所述的一种采用动态ESR补偿电阻的宽负载线性调整器，其特征在于，所述LDO环路部分包括电容、电阻、P型MOS管和N型MOS管。
5.如权利要求4所述的一种采用动态ESR补偿电阻的宽负载线性调整器，其特征在于，所述LDO环路部分具体电器件连接如下 第一 P型MOS管Pl的源极、第四P型MOS管P4的源极、第六P型MOS管P6的栅极、第七P型MOS管P7的栅极、第五P型MOS管P5的源极、电容C的一端、第八P型MOS管P8的源极和电阻Rl的一端连接；第一 P型MOS管MPl的漏极、第二 P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二 P型MOS管MP2的栅极、R2的一端与R3的一端连接；第三P型MOS管MP3的栅极与基准电压Vref连接；第二 P型MOS管MP2的漏极、第三N型MOS管丽3的源极与第一 N型MOS管丽I的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二 N型MOS管丽2的漏极连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管丽3的漏极连接；第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极、第九P型MOS管MP9的栅极与P型MOS管Mc的源极连接；第八P型MOS管MP8的漏极、第九P型MOS管MP9的源极与第七N型MOS管丽7的栅极连接；第七N型MOS管丽7的源极、P型MOS管Mpass的栅极与第六N型MOS管MN6的漏极连接；P型MOS管Mpass的漏极、电容CL的一端、电容Ce的一端、R2的另一端与LDO输出端Vout连接；电容Ce的另一端与P型MOS管Mc的漏极连接；第一 P型MOS管MPl的栅极、第八P型MOS管MP8的栅极与偏置电压Vpbl连接；第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接；第一 N型MOS管丽I的栅极、第六N型MOS管MN6的栅极、第二 N型MOS管丽2的栅极与偏置电压Vnbl连接；第三N型MOS管丽3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接；P型MOS管Mc的栅极与偏置电压VB连接； 第一 P型MOS管MPl的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极、第八P型MOS管MP8的源极、第七N型MOS管丽7的漏极与电源Vsys连接；P型MOS管Mpas s的源极与电源Vin连接； 第一 N型MOS管丽I的源极、第二 N型MOS管丽2的源极、第六N型MOS管MN6的源极、第九P型MOS管MP9的漏极、电阻Rl的另一端、电容CL的另一端与地GND连接。
专利摘要本实用新型特别涉及一种采用动态ESR补偿电阻的宽负载线性调整器，包括带隙基准部分和LDO环路部分。本方案实现了LDO系统在很快的负载范围内环路稳定，并大大提高了系统带宽，增快了环路响应速度。
文档编号G05F1/56GK202711105SQ20122025494
公开日2013年1月30日 申请日期2012年5月30日 优先权日2012年5月30日
发明者孙权, 袁小云, 王晓飞 申请人:西安航天民芯科技有限公司