专利名称：一种应用于电源管理电路中的快速下电控制电路的制作方法
技术领域：
本实用新型涉及一种应用于电源管理电路中的快速下电控制电路，属于电源管理控制电路技术领域。
背景技术：
随着电源管理电路在电子产品中的作用日益上升，电子产品中电源电路的性能越来越重要。电源管理电路几乎用于每个芯片上，这就要求电源管理电路有高的指标以延长电子产品的使用时间。例如，低压差线性稳压电路(Low Drop Voltage Regulator简称LDO)就是一种常用的电源管理电路，普通的LDO常常外接一个大小在几个微法的电容以保证电路稳定工作。但是，某些情况下，在芯片下电过程中，由于电路消耗的电流低，且电源电压端有较大的稳压电容，会使得电源电压下降变得非常缓慢，如图1中所示。由此可能导致在电源电压下电过程中，由于电源电压已经低于电路正常工作的电压，却又不为0，会使得部分电路出现不稳定状态，致使硬件系统可能会发出错误的指令或者执行错误的操作。特别是在非接触智能卡等应用环境中，电源电压靠存储在芯片内的电容上的电荷维持，其下电过程会非常缓慢，下电过程中容易造成芯片的逻辑功能或存储错误。
发明内容术语解释1.LDO:Low Drop Voltage Regulator的简称，即低压差线性稳压电路,是一种常用的电源管理电路。2.POR:Power On Reset的简称，即上电复位电路。针对现有技术的不足，本实用新型提供一种应用于电源管理电路中的快速下电控制电路，包括POR下降沿检测电路和PMOS放电管Mp2，所述的POR下降沿检测电路包括延时模块、反相器和与非门，所述POR下降沿检测电路的输入端与延时模块的输入端和反相器的输入端相连，延时模块的输出端(Delay_out)和反相器的输出端(INV_out)分别和与非门的两个输入端相连，POR下降沿检测电路的输出端(Vctrl)和与非门的输出端相连；P0R下降沿检测电路的输出端(Vctrl)与PMOS放电管Mp2的栅极相连，PMOS放电管Mp2的源极接电源电压Vdd，PMOS放电管Mp2的漏极接地。将本实用新型应用于电源管理电路时，将电源管理电路中的上电复位电路的信号输出端(P0R_out)与所述POR下降沿检测电路的输入端相连。本实用新型的优点在于:将本实用新型应用于电源管理电路时，保证电源电压在下电的过程中，硬件系统及时断电，避免部分电路在低压情况下出现不稳定的状态，致使硬件系统发出错误的指令或者执行错误的操作。也避免了芯片在下电过程中出现逻辑功能或存储错误等技术问题。
[0010]图1是现有电源管理电路中的波形图；图2是本实用新型所述快速下电控制电路中的POR下降沿检测电路的原理图；图3是快速下电控制电路中的POR下降沿检测电路(图2)的时序图；图4是一种电源管理电路中的快速下电控制电路的原理图；图5是本实用新型所述的一种电源管理电路中的快速下电控制电路(图4)的波形图；图6是实施例1的电路原理图；图中，11、延时模块，12、反相器，13、与非门，10、快速下电控制电路，20、快速下电控制电路中的POR下降沿检测电路，30、低压差线性稳压电路LD0。
具体实施方式
下面结合实施例和说明书附图对本实用新型做详细的说明，但不限于此。实施例1、将本实用新型应用于低压差线性稳压电路LDO中，以实现快速下电。如图2，4所示，一种应用于电源管理电路中的快速下电控制电路10，包括POR下降沿检测电路20和PMOS放电管Mp2，所述的POR下降沿检测电路20包括延时模块11、反相器12和与非门13，所述POR下降沿检测电路20的输入端与延时模块11的输入端和反相器12的输入端相连，延时模块11的输出端(Delay_out)和反相器12的输出端(INV_out)分别和与非门13的两个输入端相连，POR下降沿检测电路20的输出端(Vctrl)和与非门13的输出端相连；P0R下降沿检测电路20的输出端(Vctrl)与PMOS放电管Mp2的栅极相连，PMOS放电管Mp2的源极接电源电压Vdd，PMOS放电管Mp2的漏极接地。如图6所示，在低压差线性稳压电路LD030中，参考电压接到运放的负输入端，运放的正输入端与电阻Rl、R2的串联节点相连接，运放的输出端接PMOS管Mpl的栅极，Mpl源极接电源电压Vcc，Mpl漏极接电阻分压器R1、R2，其中Rl和R2串联，R2接地，Mpl的漏极外接一个电容CL (大小为几个微法)，该外接电容CL的另一端接地，该外接电容CL的端电压为Vdd。快速下电控制电路10中，当Vdd为高电平时，则输出端P0R_out信号为“ I ”;当Vdd低于正常工作电压时，则输出端P0R_out信号为“O”。对比例、不在低压差线性稳压电路30中设置快速下电控制电路10，由于电容的电压不可突变将导致电压下电变得缓慢，如图1所示。当在低压差线性稳压电路30中设置快速下电控制电路10后，如图6所示，当电源电压Vdd低于阈值电压(如图5中虚线所示)时，输出端P0R_out输出由高电平变为低电平，快速下电控制电路10中的POR下降沿检测电路20相应的输出一个低电平脉冲将使PMOS放电管Mp2导通，电容上的电压将被快速拉至0，从而实现快速下电。所述低电平脉冲宽度(时间)保证在该时间内，电源电压被拉低到O。图2为快速下电控制电路中的上电复位电路(Power On Reset简称P0R)的下降沿检测电路。所述延时模块11，对输入信号的上升沿或者下降沿产生一定时间的延时。POR的输出信号沿输出端P0R_out输出:输出低电平时，则电路复位；输出高电平时，则电路正常工作。I)当输出端POR_out输出一个高电平“I”时，反相器12输出为低电平“O”，该低电平“O”输入到与非门13的一个输入端；同时延时模块11将该高电平“I”经过一定时间的延时后输出到与非门13的另一个输入端，则与非门13输出一个高电平“1”;2)当POR输出由高电平“I”跳变到低电平“O”时，反相器12输出为高电平“1”，而延时模块11因延时仍输出高电平“1”，这两个高电平“I”送至与非门13后输出为低电平“0”;3)当POR输出为低电平“O”时，反相器12输出为高电平“1”，延时模块11延时后也变为低电平“0”，这两个信号送至与非门13后输出一个高电平“I” ;4)当POR由低电平“O”跳变为高电平“I”时，反相器12输出低电平“0”，而延时模块11因延时仍保持低电平“0”，两者送至与非门13后输出为高电平“I”。由以上分析可知对于POR输出端P0R_out输出的下降沿，与非门13会输出一个低电平脉冲实现POR下降沿检测。图3为快速下电控制电路中的POR下降沿检测电路(图2)的时序图。图4为一种电源管理电路中的快速下电控制电路。当POR输出端P0R_out输出高电平时，由以上分析知快速下电控制电路中的POR下降沿检测电路20输出高电平，PMOS放电管Mp2截止，源极保持原电压不变；当POR输出端P0R_out输出一个下降沿时，快速下电控制电路中的POR下降沿检测电路20输出一个低电平脉冲使PMOS放电管Mp2导通，源极电压被拉至O从而实现快速下电。该低电平脉冲的脉宽时间内必须使得电源电压可以被拉低为O。图5是本实用新型所述的一种电源管理电路中的快速下电控制电路(图4)的波形图。当POR输出端P0R_out为高电平时，电路正常工作，电压Vdd为高电平；当POR输出端P0R_out输出一个下降沿并变为低电平，该实用新型电路将产生一个低电平脉冲，PMOS放电管Mp2导通，Vdd将被拉为O。图2中的快速下电控制电路中的下降沿检测电路产生的低电平脉冲宽度(时间)应保证在该时间内，电源电压被拉低到O。
权利要求1.一种应用于电源管理电路中的快速下电控制电路，其特征在于，所述快速下电控制电路包括POR下降沿检测电路和PMOS放电管Mp2，所述的POR下降沿检测电路包括延时模块、反相器和与非门，所述POR下降沿检测电路的输入端与延时模块的输入端和反相器的输入端相连，延时模块的输出端(Delay_out)和反相器的输出端(INV_out)分别和与非门的两个输入端相连，POR下降沿检测电路的输出端(Vctrl)和与非门的输出端相连；P0R下降沿检测电路的输出端(Vctrl)与PMOS放电管Mp2的栅极相连，PMOS放电管Mp2的源极接电源电压Vdd，PMOS放电管Mp2的漏极接地。
专利摘要本实用新型涉及一种应用于电源管理电路中的快速下电控制电路，包括POR下降沿检测电路和PMOS放电管Mp2，所述的POR下降沿检测电路包括延时模块、反相器和与非门，所述POR下降沿检测电路的输入端与延时模块的输入端和反相器的输入端相连，延时模块的输出端和反相器的输出端分别和与非门的两个输入端相连，POR下降沿检测电路的输出端和与非门的输出端相连；POR下降沿检测电路的输出端与PMOS放电管Mp2的栅极相连，PMOS放电管Mp2的源极接电源电压Vdd，PMOS放电管Mp2的漏极接地。将本实用新型应用于电源管理电路时，保证电源电压在下电的过程中，硬件系统及时断电，避免部分电路在低压情况下出现不稳定的状态，致使硬件系统发出错误的指令或者执行错误的操作。
文档编号G05F1/56GK203054660SQ201320034138
公开日2013年7月10日 申请日期2013年1月22日 优先权日2013年1月22日
发明者周莉, 潘芦苇, 孙涛, 陈鹏, 高园园 申请人:山东大学