用于微能量获取的MPPT控制电路及能量获取电路的制造方法与工艺

本发明属于集成电路技术领域，具体涉及一种用于微能量获取的MPPT控制电路及能量获取电路。

背景技术：
近年来，能量获取技术作为一种低成本、免维护、无污染的可替代性能源技术，受到了社会各界的广泛关注。能量获取技术能够从外界获取能量并将其转换为可利用的电能，具有面积小、功耗低、续航时间长等优点。然而，该技术仍然面临着许多技术难点，例如：低转换效率和较差的输出信号质量。造成这些问题的其根本原因在于，外部可获取的能量源往往是微小的和不稳定的，并且容易受到周围环境的影响，这对能量获取电路的性能提出了更高的要求。请参见图1，图1为现有技术提供的一种能量获取电路的电路结构示意图。该能量获取电路分两级实现，第一级是通过半波整流桥电路，将输入端的交流信号转换成半波信号；第二级是通过Boost升压型转换器，将半波信号转换为稳定的直流信号，为负载提供稳定的输出电压，从而实现由输入获取能量并且提供给负载的目的。其中，第二级Boost升压型转换器的开关SW的开启和关断由最大功率点跟踪(MaximumPowerPointTracking,简称MPPT)控制电路实现。请参见图2，图2为现有技术提供的一种Boost升压型转换器电路的电路结构示意图。Boost升压型转换器的外围电路包括有，电感L、续流二极管D、开关晶体管Msw、采样电阻Rs、负载电容CL和负载电阻RL。MPPT控制电路采样经半波整流电路整流后的输入电压Vtem和Boost升压型转换器电路的开关电流Is，经过运算后，提供输出控制信号SW，开启或关断Boost升压型转换器的开关管Msw，从而实现最大功率点追踪，即通过计算最大输入功率点，使输出功率始终跟随输入功率，提高整体电路的转换效率。因此，如何设计一种用于微能量获取的MPPT控制电路就变得极其重要。

技术实现要素：
为了解决现有技术中存在的上述问题，本发明提供了一用于微能量获取的MPPT控制电路及能量获取电路。本发明要解决的技术问题通过以下技术方案实现：本发明的一个实施例提供了一种用于微能量获取的MPPT控制电路，包括：乘法器、延时单元、第一比较器、第二比较器、快速动态响应电路FDRC及信号叠加模块；其中，所述快速动态响应电路FDRC包括第三比较器、第四比较器及或门电路；所述乘法器的两个输入端分别输入第一电压Vtem和第二电压Vs且其两个输出端Pi分别电连接至所述延时单元的输入端和所述第一比较器的同相输入端Vp1；所述延时单元的输出端电连接至所述第一比较器的反相输入端Vn1；所述第一比较器的输出端Vo1分别电连接至所述第三比较器的反相输入端Vn3、所述第四比较器的同相输入端Vp4及所述信号叠加模块的第一输入端；所述第三比较器的同相输入端Vp3输入低阈值电压VL且其输出端Vo3电连接至所述或门电路的第一输入端；所述第四比较器的反相输入端Vn4输入高阈值电压VH且其输出端电连接至所述或门电路的第二输入端；所述或门电路的输出端电连接至所述信号叠加模块的第二输入端；所述信号叠加模块的输出端电连接至所述第二比较器的同相输入端Vp2，所述第二比较器的反相输入端Vn2输入参考振荡信号电压Vosc且其输出端Vo2输出开关电压Vsw以作为Boost升压型转换器的PWM控制信号。在本发明的一个实施例中，所述乘法器为超低压模拟乘法器电路；所述超低压模拟乘法器电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8及第九晶体管M9：其中，所述第八晶体管M8、所述第四晶体管M4、所述第六晶体管M6及所述第九晶体管M9依次串接于电源端Vdd与接地端Gnd之间；所述第七晶体管M7及所述第二晶体管M2依次串接于电源端Vdd与所述第四晶体管M4和所述第六晶体管M6串接形成的节点F处之间；所述第一晶体管M1及所述第五晶体管M5依次串接于所述第八晶体管M8和所述第四晶体管M4串接形成的节点E处与所述第六晶体管M6和所述第九晶体管M9串接形成的节点D处之间；所述第三晶体管M3串接于所述第七晶体管M7和所述第二晶体管M2串接形成的节点B处与所述第一晶体管M1和所述第五晶体管M5串接形成的节点C处之间；所述第七晶体管M7与所述第八晶体管M8的控制端均电连接至所述第七晶体管M7和所述第二晶体管M2串接形成的节点A处；所述第一晶体管M1与所述第二晶体管M2的控制端均电连接至所述超低压模拟乘法器电路的第一输入端Vx的正极；所述第三晶体管M3与所述第四晶体管M4的控制端均电连接至所述超低压模拟乘法器电路的第一输入端Vx的负极；所述第五晶体管M5的控制端电连接至所述超低压模拟乘法器电路的第二输入端Vy的正极，所述第六晶体管M6的控制端电连接至所述超低压模拟乘法器电路的第二输入端Vy的负极；所述第九晶体管M9的控制端电连接至所述第六晶体管M6和所述第九晶体管M9串接形成的节点D处；所述第八晶体管M8和所述第四晶体管M4串接形成的节点E作为所述超低压模拟乘法器电路的输出端。在本发明的一个实施例中，所述延时单元包括第一电阻R1、第二电阻R2、第一电容C1及运算放大器COM；其中，所述第一电阻R1的两端分别电连接至所述延时单元的输入端Vi及所述运算放大器COM的反相输入端Vn；所述第二电阻R2的两端分别电连接至所述运算放大器COM的同相输入端VP及接地端Gnd；所述运算放大器COM的输出端作为所述延时单元的输出端Vo，且所述第一电容C1的两端分别电连接至所述运算放大器COM的反相输入端Vn和输出端Vo。在本发明的一个实施例中，所述运算放大器COM包括第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19及第二十晶体管M20；其中，所述第十五晶体管M15及所述第十七晶体管M17依次串接于电源端Vdd与所述运算放大器COM的同相输入端VP之间；所述第十六晶体管M16及所述第十八晶体管M18依次串接于电源端Vdd与所述运算放大器COM的反相输入端Vn之间；所述第十九晶体管M19及所述第二十晶体管M20依次串接于电源端Vdd与接地端Gnd之间；所述第十五晶体管M15与所述第十六晶体管M16的控制端均电连接至所述第十五晶体管M15和所述第十七晶体管M17串接形成的节点G处，所述第十七晶体管M17与所述第十八晶体管M18的控制端均电连接至电源端Vdd，所述第十九晶体管M19的控制端电连接至接地端Gnd，所述第二十晶体管M20的控制端电连接至所述第十六晶体管M16和所述第十八晶体管M18串接形成的节点H处，所述第十九晶体管M19和所述第二十晶体管M20串接形成的节点I作为所述运算放大器COM的输出端Vo。在本发明的一个实施例中，所述第一比较器或所述第二比较器包括第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13及第十四晶体管M14；其中，所述第十晶体管M10及所述第十二晶体管M12依次串接于所述第一比较器或所述第二比较器的同相输入端Vp1/Vp2与接地端Gnd之间；所述第十一晶体管M11及所述第十三晶体管M13依次串接于所述第一比较器或所述第二比较器的反相输入端Vn1/Vn2与接地端Gnd之间；所述第十四晶体管M14串接于所述第一比较器或所述第二比较器的同相输入端Vp1/Vp2与反相输入端Vn1/Vn2之间且其控制端电连接至所述第十一晶体管M11和所述第十三晶体管M13串接形成的节点K处；所述第十晶体管M10与所述第十一晶体管M11的控制端均电连接至所述第十晶体管M10和所述第十二晶体管M12串接形成的节点J处；所述第十三晶体管M13与所述第十二晶体管M12的控制端均电连接至所述第一比较器或所述第二比较器的同相输入端Vp1/Vp2；所述第十一晶体管M11和所述第十三晶体管M13串接形成的节点K作为所述第一比较器或所述第二比较器的输出端Vo1/Vo2。在本发明的一个实施例中，所述或门电路包括第二十一晶体管M21、第二十二晶体管M22、第二十三晶体管M23、第二十四晶体管M24、第二十五晶体管M25及第二十六晶体管M26；其中，所述第二十一晶体管M21、所述第二十二晶体管M22及所述第二十四晶体管M24依次串接于电源端Vdd与接地端Gnd之间；所述第二十五晶体管M25及所述第二十六晶体管M26依次串接于电源端Vdd与接地端Gnd之间；所述第二十三晶体管M23电连接于所述第二十二晶体管M22和所述第二十四晶体管M24串接形成的节点L处与接地端Gnd之间；所述第二十一晶体管M21与所述第二十四晶体管M24的控制端均电连接至所述或门电路的正相输入端Vp，所述第二十二晶体管M22与所述第二十三晶体管M23的控制端均电连接至所述或门电路的反相输入端Vn，所述第二十五晶体管M25与所述第二十六晶体管M26的控制端均电连接至所述第二十二晶体管M22与所述第二十四晶体管M24串接形成的节点L处，所述第二十五晶体管M25和所述第二十六晶体管M26串接形成的节点M作为所述或门电路的输出端Vo。在本发明的一个实施例中，所述第三比较器包括第二十七晶体管M27、第二十八晶体管M28、第二十九晶体管M29、第三十晶体管M30、第三十一晶体管M31及第三十二晶体管M32；其中，所述第二十七晶体管M27与所述第二十九晶体管M29，所述第二十八晶体管M28与所述第三十晶体管M30，所述第三十一晶体管M31与所述第三十二晶体管M32分别依次串接于电源端Vdd与接地端Gnd之间；所述第二十七晶体管M27与所述第二十八晶体管M28的控制端均电连接至所述第二十七晶体管M27和所述第二十九晶体管M29串接形成的节点N处，所述第二十九晶体管M29、所述第三十晶体管M30及所述第三十二晶体管M32的控制端均电连接至电源端Vdd，所述第三十一晶体管M31的控制端电连接至所述第二十八晶体管M28和所述第三十晶体管M30串接形成的节点O处；所述第二十九晶体管M29与所述第三十晶体管M30的衬底端分别作为所述第三比较器的同相输入端Vp3与反相输入端Vn3，所述第三十一晶体管M31和所述第三十二晶体管M32串接形成的节点P作为所述第三比较器的输出端Vo3。在本发明的一个实施例中，所述第四比较器包括第三十三晶体管M33、第三十四晶体管M34、第三十五晶体管M35、第三十六晶体管M36、第三十七晶体管M37及第三十八晶体管M38；其中，所述第三十三晶体管M33与所述第三十五晶体管M35，所述第三十四晶体管M34与所述第三十六晶体管M36，所述第三十七晶体管M37与所述第三十八晶体管M38分别依次串接于电源端Vdd与接地端Gnd之间；所述第三十三晶体管M33、所述第三十四晶体管M34及所述第三十七晶体管M37的控制端均电连接至接地端Gnd，所述第三十五晶体管M35与所述第三十六晶体管M36的控制端均电连接至所述第三十三晶体管M33和所述第三十五晶体管M35串接形成的节点Q处，所述第三十八晶体管M38的控制端电连接至所述第三十四晶体管M34和所述第三十六晶体管M36串接形成的节点R处；所述第三十三晶体管M33与所述第三十四晶体管M34的衬底端分别作为所述第四比较器的同相输入端Vp4与反相输入端Vn4，所述第三十七晶体管M37和所述第三十八晶体管M38串接形成的节点S作为所述第四比较器的输出端Vo4。在本发明的一个实施例中，所述信号叠加模块包括第三电阻R3、第四电阻R4及第五电阻R5；其中，所述第三电阻R3及所述第五电阻R5依次串接于所述第二比较器的同相输入端Vp2与所述第一比较器的输出端Vo1之间，所述第四电阻R4串接于所述或门电路的输出端Vo与所述第三电阻R3和所述第五电阻R5串接形成的节点T处之间。本发明的另一个实施例提供了一种能量获取电路，包括半波整流桥电路和Boost升压型转换器，其中，所述Boost升压型转换器包括上述实施例中任一所述的用于微能量获取的MPPT控制电路。与现有技术相比，本发明的最大功率点追踪技术分两步算法实现，第一步是由第一比较器对当前周期和上一周期的输入功率进行比较，根据比较结果调整Boost转换器的开关信号占空比，第二步是由快速动态响应电路对第一比较器的输出信号进行高低电平判断，当第一比较器的输出，即相邻两周期的功率差过大，则由第二比较器提供快速开关信号给Boost转换器，从而提高Boost转换器的转换效率，实现能量获取。附图说明图1为现有技术提供的一种能量获取电路的电路结构示意图；图2为现有技术提供的一种Boost升压型转换器电路的电路结构示意图；图3为本发明实施例提供的...