用于微能量获取的MPPT控制电路及能量获取电路的制造方法与工艺

技术特征：
1.一种用于微能量获取的MPPT控制电路，其特征在于，包括：乘法器、延时单元、第一比较器、第二比较器、快速动态响应电路(FDRC)及信号叠加模块；其中，所述快速动态响应电路(FDRC)包括第三比较器、第四比较器及或门电路；所述乘法器的两个输入端分别输入第一电压(Vtem)和第二电压(Vs)且其两个输出端(Pi)分别电连接至所述延时单元的输入端和所述第一比较器的同相输入端(Vp1)；所述延时单元的输出端电连接至所述第一比较器的反相输入端(Vn1)；所述第一比较器的输出端(Vo1)分别电连接至所述第三比较器的反相输入端(Vn3)、所述第四比较器的同相输入端(Vp4)及所述信号叠加模块的第一输入端；所述第三比较器的同相输入端(Vp3)输入低阈值电压(VL)且其输出端(Vo3)电连接至所述或门电路的第一输入端；所述第四比较器的反相输入端(Vn4)输入高阈值电压(VH)且其输出端电连接至所述或门电路的第二输入端；所述或门电路的输出端电连接至所述信号叠加模块的第二输入端；所述信号叠加模块的输出端电连接至所述第二比较器的同相输入端(Vp2)，所述第二比较器的反相输入端(Vn2)输入振荡信号电压(Vosc)且其输出端(Vo2)输出开关电压(Vsw)以作为Boost升压型转换器的PWM控制信号。2.根据权利要求1所述的电路，其特征在于，所述乘法器为超低压模拟乘法器电路；所述超低压模拟乘法器电路包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)及第九晶体管(M9)：其中，所述第八晶体管(M8)、所述第四晶体管(M4)、所述第六晶体管(M6)及所述第九晶体管(M9)依次串接于电源端(Vdd)与接地端(Gnd)之间；所述第七晶体管(M7)及所述第二晶体管(M2)依次串接于电源端(Vdd)与所述第四晶体管(M4)和所述第六晶体管(M6)串接形成的节点(F)处之间；所述第一晶体管(M1)及所述第五晶体管(M5)依次串接于所述第八晶体管(M8)和所述第四晶体管(M4)串接形成的节点(E)处与所述第六晶体管(M6)和所述第九晶体管(M9)串接形成的节点(D)处之间；所述第三晶体管(M3)串接于所述第七晶体管(M7)和所述第二晶体管(M2)串接形成的节点(B)处与所述第一晶体管(M1)和所述第五晶体管(M5)串接形成的节点(C)处之间；所述第七晶体管(M7)与所述第八晶体管(M8)的控制端均电连接至所述第七晶体管(M7)和所述第二晶体管(M2)串接形成的节点(A)处；所述第一晶体管(M1)与所述第二晶体管(M2)的控制端均电连接至所述超低压模拟乘法器电路的第一输入端(Vx)的正极；所述第三晶体管(M3)与所述第四晶体管(M4)的控制端均电连接至所述超低压模拟乘法器电路的第一输入端(Vx)的负极；所述第五晶体管(M5)的控制端电连接至所述超低压模拟乘法器电路的第二输入端(Vy)的正极，所述第六晶体管(M6)的控制端电连接至所述超低压模拟乘法器电路的第二输入端(Vy)的负极；所述第九晶体管(M9)的控制端电连接至所述第六晶体管(M6)和所述第九晶体管(M9)串接形成的节点(D)处；所述第八晶体管(M8)和所述第四晶体管(M4)串接形成的节点(E)作为所述超低压模拟乘法器电路的输出端。3.根据权利要求1所述的电路，其特征在于，所述延时单元包括第一电阻(R1)、第二电阻(R2)、第一电容(C1)及运算放大器(COM)；其中，所述第一电阻(R1)的两端分别电连接至所述延时单元的输入端(Vi)及所述运算放大器(COM)的反相输入端(Vn)；所述第二电阻(R2)的两端分别电连接至所述运算放大器(COM)的同相输入端(VP)及接地端(Gnd)；所述运算放大器(COM)的输出端作为所述延时单元的输出端(Vo)，且所述第一电容(C1)的两端分别电连接至所述运算放大器(COM)的反相输入端(Vn)和输出端(Vo)。4.根据权利要求3所述的电路，其特征在于，所述运算放大器(COM)包括第十五晶体管(M15)、第十六晶体管(M16)、第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)及第二十晶体管(M20)；其中，所述第十五晶体管(M15)及所述第十七晶体管(M17)依次串接于电源端(Vdd)与所述运算放大器(COM)的同相输入端(VP)之间；所述第十六晶体管(M16)及所述第十八晶体管(M18)依次串接于电源端(Vdd)与所述运算放大器(COM)的反相输入端(Vn)之间；所述第十九晶体管(M19)及所述第二十晶体管(M20)依次串接于电源端(Vdd)与接地端(Gnd)之间；所述第十五晶体管(M15)与所述第十六晶体管(M16)的控制端均电连接至所述第十五晶体管(M15)和所述第十七晶体管(M17)串接形成的节点(G)处，所述第十七晶体管(M17)与所述第十八晶体管(M18)的控制端均电连接至电源端(Vdd)，所述第十九晶体管(M19)的控制端电连接至接地端(Gnd)，所述第二十晶体管(M20)的控制端电连接至所述第十六晶体管(M16)和所述第十八晶体管(M18)串接形成的节点(H)处，所述第十九晶体管(M19)和所述第二十晶体管(M20)串接形成的节点(I)作为所述运算放大器(COM)的输出端(Vo)。5.根据权利要求1所述的电路，其特征在于，所述第一比较器或所述第二比较器包括第十晶体管(M10)、第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)及第十四晶体管(M14)；其中，所述第十晶体管(M10)及所述第十二晶体管(M12)依次串接于所述...