一种LDO电路的制作方法

技术特征：

1.一种LDO电路，其特征在于包括参考时钟、缓冲整形单元、鉴频器（FD）、数字控制器（DPC）、功率管阵列、滤波器（LPF）和压控振荡器（VCO），功率管阵列包括并接而成的数个功率管，功率管阵列的输出与滤波器（LPF）相连，滤波器（LPF）与压控振荡器（VCO）相连，压控振荡器（VCO）与鉴频器（FD）其中一输入端相连，参考时钟与缓冲整形单元相连，缓冲整形单元与鉴频器（FD）另一输入端相连，鉴频器（FD）的输出控制与功率管阵列的各个功率管的控制输入相连。

2.根据权利要求1所述的LDO电路，其特征在于压控振荡器（VCO）由奇数个反相延迟单元、反相器inv6和一个传输门构成，其中传输门由nMOS晶体管M4和pMOS晶体管M5构成。

3.根据权利要求2所述的LDO电路，其特征在于反相延迟单元由三个晶体管构成，即1个pMOS晶体管M1和2个nMOS晶体管M2和M3，M1的源端和衬底连接电源VDD，M1的栅端连接M2的栅端作为反相延迟单元的输入端，M1的漏端连接M2的漏端作为反相延迟单元的输出端，M2的衬底和M3的衬底相连作为反相延迟单元的控制端Vc，晶体管M2的源端与M3的漏端相连，M3的栅端连接电源VDD，M3的源端连接地。

4.根据权利要求3所述的LDO电路，其特征在于反相延迟单元有5个，反相延迟单元inv1的输出端连接反相延迟单元inv2的输入端，反相延迟单元inv2的输出端连接反相延迟单元inv3的输入端，反相延迟单元inv3的输出端连接M4和M5的漏端，晶体管M4的栅端连接使能控制端Enable和反相器inv6的输入端，反相器inv6的输出端连接M5的栅端，M4和M5的源端连接反相延迟单元inv4的输入端，反相延迟单元inv4的输出端连接反相延迟单元inv5的输入端，反相延迟单元inv5的输出端连接反相延迟单元inv1的输入端，反相延迟单元inv1-inv5的Vc端构成整个VCO的控制端。

5. 根据权利要求1或2或3或4所述的LDO电路，其特征在于功率管阵列由数个pMOS晶体管构成，每个功率管的漏端连接成整个LDO的输出端V_out，每个功率管源端和衬底连接电源，每个功率管的栅端分别连接数字控制器（DPC）的控制总线Control BUS进行分别控制。

6. 根据权利要求5所述的LDO电路，其特征在于最小的pMOS晶体管宽长比为，以该宽长比为基础进行比例放大2k、3k…，直到nk，从而获得不同输出功率的数个pMOS晶体管。