1.一种雷达信号处理系统，其特征在于，所述系统包括：FPGA预处理模块、DSP处理阵列、存储阵列、多模加载模块、功耗管理模块以及状态监管模块；其中，
所述FPGA预处理模块，用于对雷达信息进行预处理；
所述DSP处理阵列，用于对预处理后的雷达信息进行处理；
所述存储阵列，用于对所述FPGA预处理模块和所述DSP处理阵列处理的雷达信息进行存储；
所述多模加载模块，用于根据不同指令将不同的预处理程序加载到FPGA预处理模块；
所述功耗管理模块，用于对系统的电源功耗进行管理；
所述状态监管模块，用于将所述系统的状态信息发送到雷达系统的主控单元，并接收所述主控单元的反馈信息。
2.如权利要求1所述的系统，其特征在于，所述DSP处理阵列由4个处理器构成；所述4个处理器被平均分成两组，构成两个子处理模块，每个所述子处理模块均包括一个主处理器和一个协处理器；两个子处理模块间通过SRIO和Gbe总线实现全双工的数据交互；主处理器和协处理器间通过Heyperlink和PCIe高速串行总线实现全双工的数据交互。
3.如权利要求1所述的系统，其特征在于，所述存储阵列主要由DDR3和DDR2SRAM存储阵列组成；其中，共有4片DDR2SRAM与FPGA预处理模块相连接，数据读取方式采用双沿触发，用于数据传输的缓存或存储脉压匹配系数和二相码。
4.如权利要求1所述的系统，其特征在于，所述多模加载模块包括控制单元FPGA和存储单元Nor Flash，通过控制单元FPGA(S3)用于根据不同指令将不同的预处理程序加载到FPGA预处理模块，从而实现雷达信息的预处理，所述预处理包括单脉冲、SAR或ISAR成像。
5.如权利要求1所述的系统，其特征在于，所述功耗管理模块用于对系统的电源功耗进行管理具体为：所述功耗管理模块将系统的控制部分和处理部分的电源分别进行管理，其中，控制部分为控制单元FPGA，处理部分为所述FPGA预处理模块和所述DSP处理阵列；对控制部分一直保持上电；当待机状态时，将处理部分下电；当正常工作时，将处理部分上电。
6.如权利要求1所述的系统，其特征在于，所述状态监管模块与所述多模加载模块共用控制单元FPGA，具体为：所述控制单元FPGA通过LVTTL电平信号的方式实时采集所述系统的状态信息，并将所述状态信息打包成预定格式的状态指令帧，并反馈给主控单元；主控单元接收所述状态指令帧，并根据处理系统的状态是否有异常做出相应的反馈处理。
7.如权利要求1-6中任一项所述的系统，其特征在于，当雷达上电工作时，所述多模加载模块根据不同指令将不同的预处理程序加载到FPGA预处理模块；控制单元FPGA实时对其所监测的信号状态进行采集，发送到雷达系统的主控单元；FPGA预处理模块通过多模加载模块的指令加载不同的预处理程序具体包括：
加载单脉冲处理程序时，通过GTX高速串行接口接收采集板发送过来的雷达预处理数据，完成距离脉压和速度补偿后，按截取点数缓存到外挂SRAM中，完成相参积累处理，将处理结果通过SRIO发送到DSP处理阵列；
加载成像处理程序时，通过GTX高速串行接口接收采集板发送过来的雷达预处理数据，完成距离脉压和走动校正后，按截取点数缓存到外挂SRAM中，完成方位向处理，将处理结果通过SRIO分发给DSP处理阵列；
DSP处理阵列完成SAR/ISAR或单脉冲雷达探测信息的处理。
8.如权利要求1-7中任一项所述的系统，其特征在于，多模加载模块的工作方式为：当程序烧写时，DSP通过异步串口接口将程序数据发送给控制单元FPGA，控制单元FPGA将接收到的数据写入到程序Flash中，从而完成处理FPGA的程序烧写；当程序加载时，控制单元FPGA通过解析加载程序指令，从程序Flash中读取相应程序，按加载时序进行数据配置，从而实现程序的加载。