基于DSP和FPGA的微盘控制系统的制作方法

本实用新型涉及一种控制系统，具体涉及基于DSP和FPGA的微盘控制系统。

背景技术：

在计算机有着广泛应用的当今，数据采集在计算机数据处理及控制领域是一个非常重要的方面，它是连接计算机数字处理越来越趋向于数字化处理。数据采集技术是信息科学的一个重要分支，它是以传感器技术、信号检测与处理、计算机技术以及电子学灯学科为基础形成的综合应用的技术学科。研究信息数据的采集、存储、处理以及控制等在雷达、通信、水声、遥感、地质勘探、振动工程、无损检测、语音处理、智能仪器、工业自动控制以及生物科学工程等诸多领域有着广泛的应用。但是现有技术中存在着一些问题还有待改进，例如传感器数据采集速度较慢，所采集的数据精度较低，整个数据处理的系统稳定性也有待提高。

随着处理器技术的迅猛发展，以嵌入式计算机系统为核心的数据采集系统已在测量领域占有统治地位，数据采集系统就是将现场采集到的数据进行处理、传输、显示和存储等操作的设备。一般情况下，数据采集系统有三大部分组成，第一部分是对模拟信号的预处理，主要是对信号进行滤波和放大等。第二部分是模拟/数字转换，将模拟信号转变为易于被处理的数字信号。第三部分是数字信号的处理、存储以及处理结果的显示和输出。

技术实现要素：

本实用新型所要解决的技术问题是数据采集速度慢、精度低、系统稳定性差，目的在于提供基于DSP和FPGA的微盘控制系统，FPGA能够解决低层的信号预处理算法处理的数据大，对处理速度要求高但运算结构相对较简单的问题，DSP能够解决高层处理算法的数据量较低层，算法少，但是算法的控制结构复杂的问题，结合FPGA和DSP兼顾速度和灵活性，同时满足底层信号和高层信号的处理要求。

本实用新型通过下述技术方案实现：

基于DSP和FPGA的微盘控制系统，包括DSP外围电路和FPGA外围电路，所述DSP外围电路与FPGA外围电路接；所述DSP外围电路包括DSP芯片、电源监控模块、手动复位、SDRAM和FLASH，所述电源监控模块与DSP芯片的RST连接，所述手动复位与电源监控模块连接，所述SDRAM、FLASH均与DSP芯片的EMIF连接；FLASH的选择主要考虑可靠性、容量、读写时间、写周期和擦除周期、功耗以及与DSP芯片的兼容性。

EMIF是外部存储总线接口，该接口的CE0空间连接了一片同步动态随机存储器（SDRAM），CE1空间连接一片用于存放程序的FLASH存储器，CE3和CE4空间连接至FPGA外围电路；GPIO是通用I/O口，GPIO与中断信号（INT）连接至FPGA外围电路。DSP的复位电路是指为DSP系统提供初始化信号，使其恢复到原始状态的一个过程，并且提供了一个手动复位；电源监控模块中使用了电源监控模块芯片，能够自动识别DSP芯片的状态而发出复位信号。

FPGA外围电路包括FPGA芯片、RS422总线模块、RS232总线模块、CAN总线模块以及里程和秒脉冲信号模块，所述RS422总线模块包括RS422接收器、全双工RS422收发器和第一光耦隔离器，所述RS422接收器和全双工RS422收发器均与第一光耦隔离器连接；所述RS232 总线模块包括RS232接收器、RS232发送器和第二光耦隔离器，所述RS232接收器和RS232发送器均与第二光耦隔离器连接；所述CAN总线模块包括CAN总线收发器、第三光耦隔离器和CAN总线控制器，所述CAN总线收发器、第三光耦隔离器和CAN总线控制器依次连接；所述第一光耦隔离器、第二光耦隔离器和CAN总线控制器均与FPGA芯片连接；所述里程和秒脉冲信号模块包括电平匹配模块和缓冲芯片，所述电平匹配模块和缓冲芯片均与FPGA芯片连接。

FPGA主要是DSP外围电路的桥梁，除FPGA以外的外设都要先经过FPGA进行驱动，完成数据的收发、数据预处理以及打包等，为了使FPGA外围电路和DSP外围电路之间的通信更方便和灵活，DSP外围电路的外部总线接口及其两路片选信号CE2和CE3都接到FPGA，并且DSP的几个通用输入/输出接口（GPIO）和外部中断输入接口（INT）也与FPGA芯片连接。RS422总线模块中RS422接收的是陀螺数据，陀螺数据是指利用惯性元件（陀螺仪和加速度计）测量运载体的运动加速度及角速度信息。RS232总线模块接收的是GPS、气压计的信息。

进一步地，基于DSP和FPGA的微盘控制系统，所述DSP外围电路还包括缓冲模块，所述缓冲模块与DSP芯片的JTAG接口连接。JTAG接口用于与外部仿真器连接，便于程序调试和下载，缓冲模块可以使JTAG接口与仿真器更好的交换数据。

进一步地，基于DSP和FPGA的微盘控制系统，还包括第一有源晶振和第二有源晶振，所述第一有源晶振与FPGA芯片连接，所述第二有源晶振与DSP芯片的CLK连接。有源晶振是一个完整的振荡器，它不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式简单，不需要复杂的配置电路。

本实用新型与现有技术相比，具有如下的优点和有益效果：

1、本实用新型中，FPGA能够解决低层的信号预处理算法处理的数据大，对处理速度要求高但运算结构相对较简单的问题，DSP能够解决高层处理算法的数据量较低层，算法少，但是算法的控制结构复杂的问题，结合FPGA和DSP兼顾速度和灵活性，提高数据采集速度、精度以及系统稳定性；

2、本实用新型中，使用电源监控模块和手动复位，手动复位是人为动作，根据使用者需要能灵活控制复位时间，电源监控模块使用电源监控模块芯片自动识别DSP芯片的状态，能自动发出复位信号。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例

如图1所示，基于DSP和FPGA的微盘控制系统，包括DSP外围电路和FPGA外围电路，所述DSP外围电路包括DSP芯片、电源监控模块、手动复位、SDRAM和FLASH，所述电源监控模块与DSP芯片的RST连接，所述手动复位与电源监控模块连接，所述SDRAM、FLASH均与DSP芯片的EMIF连接。

EMIF是外部存储器总线接口，当DSP芯片内RAM容量不能满足系统程序和数据存储时，就需在片外进行存储器扩展，DSP芯片访问片外存储器时必须通过EMIF，EMIF支持的存储器类型包括同步突发静态RAM（SBSRAM）、同步动态RAM（SDRAM）、异步器件、外部共享存储器空间的器件。DSP芯片选用TMS320C6713，TMS320C6713的EMIF可对上述存储器实现无缝接口，EMIF的整个外部空间容量为64MB，分为四个空间CE0-CE3，每个CE空间相互完全独立，EMIF数据总线宽度为32Bit，同时支持8/16Bit的寄存器。由于DSP芯片不具备掉电程序存储能力，所以DSP外围电路必须设置一片用于掉电保存程序用的ROM芯片，这里采用的是FLASH。FLASH是一种高速的、电擦除、可改写的非易失性存储器，十分适合于数字信号处理系统。FLASH芯片选用SST39VF3201，该芯片具有较宽的读写电压范围（2.7V~3.6V）、较宽的工作温度范围（-40摄氏度~+85摄氏度）和较快的读写速度，可以支持三种模式的擦除方式。DSP芯片设置为16Bit外部ROM加载模式，在上电的时候自动以16Bit模式读取CE1空间所连接的外部ROM中的1KB内容加载到内部程序存储器并运行，超过1KB的程序就需要通过程序设计对DSP进行二次加载处理。

由于DSP芯片片内只有256Kbyte的内存空间，根据设计要求选取了容量为2M*32bit的SDRAM芯片作为DSP的外部高速存储器。SDRAM芯片选用美光半导体公司的MT48LC2M32B2TG，该芯片具有工业级工作温度范围（-40摄氏度~+85摄氏度），可支持高达166MHz的时钟速率，SDRAM分配为DSP芯片的CE0空间。

DSP的复位电路是指为DSP系统提供初始化信号，使其恢复到原始状态的一个过程，TMS320C6713芯片是由RESET复位，低电平有效，而且输入脉冲宽度要求小于100ns，在本实施例中，DSP芯片的复位电路采用一片电源管理芯片为核心，该芯片选用TI公司的TPS3836K33DBV，它的一路电源监控模块输入端连接至3.3V电源，起到检测3.3V电源电压的作用，其阈值电压为2.93V，当电源电压低于2.93V时，该芯片就会复位DSP。当电压重新高于2.93V后，该芯片就会延时一段时间（10ms或200ms可选）后释放复位信号（输出高电平）。由于在稳压电源的设计中已经做好了当1.2V核心电压不正常时3.3VI/O电压也无输出的电路逻辑，所以只需单独监控3.3V电压，就可实现1.2V和3.3V其中有一个掉电或者异常就可以使DSP芯片复位，从而集成了上电复位和电源异常复位两个功能。TPS3836K33DBV的另一路监控连接至手动复位和由FPGA 产生的看门狗复位，手动复位时就会拉低该引脚的电平。再由DSP的GPIO引脚FPGA发送看门狗脉冲信号，在FPGA内部构建一个看门狗功能的模块来监控DSP发送过来的脉冲，当脉冲异常时，FPGA就会拉低监控芯片的输入脚，触发芯片使其复位DSP，这样就实现了手动复位和看门狗复位功能的集成设计。TMS320C6713集成有标准JTAG接口，用于连接系统板和仿真器，通过该接口对DSP进行调试仿真和程序下载。

FPGA外围电路包括FPGA芯片、RS422总线模块、RS232总线模块、CAN总线模块以及里程和秒脉冲信号模块，所述RS422总线模块包括RS422接收器、全双工RS422收发器和第一光耦隔离器，所述RS422接收器和全双工RS422收发器均与第一光耦隔离器连接；所述RS232 总线模块包括RS232接收器、RS232发送器和第二光耦隔离器，所述RS232接收器和RS232发送器均与第二光耦隔离器连接；所述CAN总线模块包括CAN总线收发器、第三光耦隔离器和CAN总线控制器，所述CAN总线收发器、第三光耦隔离器和CAN总线控制器依次连接；所述第一光耦隔离器、第二光耦隔离器和CAN总线控制器均与FPGA芯片连接；所述里程和秒脉冲信号模块包括电平匹配模块和缓冲芯片，所述电平匹配模块和缓冲芯片均与FPGA芯片连接。

RS232是异步通信中应用最广的标准总线，采用负逻辑，信源端-5V~-15V为逻辑“1”电平，5V~+15V为“0”电平。接收端-3V~-15V为逻辑“1”电平，3V~+15V为“0”电平，噪声容限为2V。这种信号电平与常规的TTL电平不同，需要电平转换芯片实现TTL到RS232的转换。RS232总线包括两路RS232接收和2路RS232发送。RS232总线端与FPGA之间通过光耦隔离器隔离，RS232总线端供电由电源部分的隔离稳压3.3V提供，以实现电气隔离的要求。总线收发芯片选用MAXIM公司的双通道RS232收发芯片MAX3232ESE，它具有功耗低、波特率高和价格低等优点。外接电容仅为0.1uF或1uF，供电电压3.3V，通信速率可达120kbps，工作温度范围是-40摄氏度~+85摄氏度。隔离光耦选用飞兆公司的小型高速数据光耦芯片FODM8071，工作温度范围为-40摄氏度~+110摄氏度，数据传输速率可达20Mbit/s，兼容3.3V/5V供电系统。

RS422与RS232最大的差异在于RS422采用平衡式差分收发方式，利用两条线来传输信号，从根本上消除了地线干扰。该方式抗抗干扰能力强，传输距离较远。在本实施例中，RS422总线通道有六路，其中三路RS422只是接收，另外三路是全双工。RS422总线端与FPGA通过光耦隔离器隔离，实现电器隔离的要求。三路RS422接收选用美信公司的4通道RS422总线接收芯片MAX3096ESE，工作电压3.3V，通信速率可达10Mbps，3路全双工RS422通信选用全双工RS422通信芯片MAX3490 ，其工作电压是3.3V，通信速率可达10Mbps，隔离光耦也选用飞兆公司的小型高速数据光耦芯片FODM8071。

CAN总线模块中数据经过CAN总线收发器后，经过光耦与CAN总线控制器相连，由CAN总线控制器对接收的数据进行解码，再将解码后的数据发送到FPGA。CAN收发器是CAN总线通信控制器与物理总线之间的物理连接，它可以提供总线的差动发送能力和CAN控制器的差动接收能力。本实施例中CAN总线收发器选用TI公司的SN65HVD230QDQ1，电源电压3.3V、低功耗，兼容PCA82C250引脚，通信速率可达1Mbps，具有热关断保护功能，工作温度范围-40摄氏度~+125摄氏度。隔离光耦选用飞兆公司的小型高速数据光耦芯片FODM8071。CAN总线控制器是总线通信的核心，负责对总线上的数据进行编码解码的工作。本实施例中CAN总线控制器选用Microchip公司的MCP2515，它是一款独立控制器局域网络协议控制器，完全支持CANV2.0B技术规范。该器件能发送和接收标准或扩展数据帧以及远程帧。MCP2515自带的两个验收屏蔽寄存器和六个验收滤波寄存器可以过滤掉不想要的报文，因此减少了处理器的开销。MCP2515与FPGA的连接是通过标准串行外设接口实现的。

里程信号和秒脉冲信号是脉冲信号，其低电平最大为1V，高电平为4.5V~12V，需要系统对其计数，里程信号不能直接与FPGA连接，这是由于信号电平特性不相符，因此里程信号先经过一个电平匹配缓冲电路，做相应的电平缓冲及整形后再连接到FPGA进行相应的计数处理。

基于DSP的微盘数据处理系统，还包括第一有源晶振和第二有源晶振，本实施例中，第一有源晶振和第二有源晶振的频率均采用4.096MHz，所述第一有源晶振与FPGA芯片连接，所述第二有源晶振与DSP芯片的CLK连接。有源晶振是一个完整的振荡器，它不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式简单，不需要复杂的配置电路。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。