1.一种基于PC/104总线与CPLD产生SVPWM的装置，其特征在于该装置包括PC/104总线、数据采集模块、CPU模块、A/D转换模块和CPLD；所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，所述A/D转换模块和CPU模块中均含有PC/104总线接口，所述A/D转换模块通过PC/104总线接口连接到PC/104总线上，CPU模块与PC/104总线进行双向通信，所述CPLD 与PC/104总线进行并行通信；
PC/104总线与CPLD的连接的具体方式是：PC/104总线的Data Bite0～Data Bite9共10位数据线与CPLD的十个用于数据传输的I/O口分别进行连接；将PC/104总线的Address Bite0～Address Bite9共10位地址线与CPLD的十个用于地址传输的I/O口分别进行连接；PC/104总线的地址允许信号AEN与CPLD的一个用于地址允许信号的I/O口进行连接；将PC/104总线的读信号IOR与CPLD的一个作为读信号的I/O口连接；将PC/104总线的写信号IOW与CPLD的一个用于写信号的I/O口连接；将PC/104总线的中断请求线IRQ9与CPLD的用于请求中断的I/O口连接；将PC/104总线的上电复位或者系统初始化逻辑信号RESET与CPLD的一个作为上电复位或者系统初始化的I/O口进行连接；
所述CPLD 包括数据传输模块、状态查询模块、读写控制模块、计数模块和中断源产生模块；所述数据传输模块的输入端分别与PC/104总线、状态查询模块和读写控制模块连接，计数模块的输入端分别与数据传输模块的输出端、外部时钟信号连接，计数模块输出SVPWM；中断源产生模块的输入端也与外部时钟信号连接，中断源产生模块输出中断请求线。
2.根据权利要求1所述的基于PC/104总线与CPLD产生SVPWM的装置，其特征在于所述数据采集模块采用霍尔传感器来采集三相线电压；A/D转换模块的型号为ADT700；所述CPU模块的控制核心采用80X86兼容的第六代处理器；CPLD的型号为EMP7128。
3.一种基于PC/104总线与CPLD产生SVPWM的方法，该方法使用权利要求1或2所述的装置，方法的具体过程是：数据采集模块采集三相电压，将采集到的电压信号经A/D转换模块进行A/D转换，将转换后得到的数据通过PC/104总线送到CPU模块的控制核心中，进行数据计算与处理，CPU模块将计算得到的二值逻辑调制信号值和扇区值通过PC/104总线送到CPLD中，在CPLD内部产生SVPWM信号，驱动三相全控整流电路整流器IGBT的导通和关断。
4.根据权利要求3所述的基于PC/104总线与CPLD产生SVPWM的方法，其特征在于CPLD内部产生SVPWM信号的具体过程是：数据传输模块对二值逻辑调制信号值和扇区值进行三态缓存，锁存到读写控制模块的锁存器中，读写控制模块使锁存器输入输出的数据保持一致，将得到的二值逻辑调制信号与计数模块中的计数值进行比较，得到六路二值逻辑SVPWM信号，经过二值逻辑信号与三值逻辑信号的转变得到三值逻辑SVPWM信号，根据得到的扇区N值注入不同的零矢量得到完整的SVPWM ，即产生了所需的SVPWM信号；外部时钟信号经过中断源产生模块分频得到频率为5KHz的方波信号，作为中断源，触发中断请求线IRQ ，向PC/104总线发送中断信号，进而触发控制核心的中断服务子程序的执行。