技术总结
本发明涉及基于PC/104总线与CPLD产生SVPWM的装置及方法，其特征在于该装置包括PC/104总线、数据采集模块、CPU模块、A/D转换模块和CPLD；所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，所述A/D转换模块和CPU模块中均含有PC/104总线接口，所述A/D转换模块通过PC/104总线接口连接到PC/104总线上，CPU模块与PC/104总线进行双向通信，所述CPLD与PC/104总线进行并行通信；PC/104总线与CPLD的连接的具体方式是：PC/104总线的Data Bite0～Data Bite9共10位数据线与CPLD的十个用于数据传输的I/O口分别进行连接。
技术研发人员：张强;王雷;董砚;张玉川;臧越
受保护的技术使用者：河北工业大学
文档号码：201710193019
技术研发日：2017.03.28
技术公布日：2017.06.06