一种无线通信跳频控制器的制作方法

本发明涉及一种无线通信跳频控制器，属于无线通信技术领域。

背景技术：

跳频就是“多频、选码、频率键控”即用伪码序列构成跳频指令来控制频率合成器，并在多个频率中选择移频键控。跳频通信具有抗干扰、抗截获的能力，并能作到频谱资源共享，所以，在当前现代化电子战中，跳频通信显示出巨大的优势。

本发明是结合常规无线通信系统的跳频技术指标，设计的一种无线通信系统跳频控制器，可以配置不同的软件代码，实现不同型号无线通信系统跳频控制。

技术实现要素：

为解决上述技术问题，本发明提供了一种无线通信跳频控制器，该无线通信跳频控制器可以配置不同的软件代码，实现不同型号无线通信系统跳频控制

本发明通过以下技术方案得以实现。

本发明提供的一种无线通信跳频控制器，包括rtc授时电路，fpga控制电路、存储电路和信号分析电路，所述fpga控制电路分别与rtc授时电路、存储电路和信号分析电路连接；

所述rtc授时电路用于完成跳频同步所需时间基准的授时任务，是跳频控制器的本地授时时钟；

所述fpga控制电路用于完成跳频通信系统时序规划及逻辑控制任务，是跳频控制器的信息处理器；

所述存储电路用于完成控制信息的存储任务，是跳频控制器的信息存储单元；

所述信号分析电路用于完成信道质量信息的分析任务，是跳频控制器的信号采集器。

所述fpga控制电路包括fpga控制芯片、电阻r78、场效应管jfet_p、发光二极管、电阻r79、电阻r40、电阻r54、电阻r16、电阻r55、电阻r41、电阻r56、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电阻r15、电阻r16、电阻r17、电阻r18、电阻r19、电阻r102、电阻r101、电阻r100和jtag控制器；所述fpga控制芯片的引脚t18、引脚t17、引脚u18、引脚v17、引脚v18、引脚u17和引脚l23并联后接地，引脚n22、引脚n23、引脚ab23和引脚ac23并联后接地，引脚m22连接有电位器rp，引脚m23接地，引脚m15串联电阻r78后连接电源。

所述fpga控制芯片的引脚n14接场效应管jfet_p的栅极，场效应管jfet_p的漏极与发光二极管和电阻r79串联后接电源，源极接地；

所述fpga控制芯片的引脚ad21与电阻r40和电阻r54并联，引脚ad22与电阻r16和电阻r55并联，引脚ac22与电阻r41和电阻r56并联，电阻r54、电阻r55和电阻r56并联后连接电源，电阻r40、电阻r16和电阻r41并联后接地；

所述fpga控制芯片的引脚n15为fpga的时钟信号接口，引脚ab15、引脚ac14、引脚ac15、引脚ad14分别连接jtag控制器的tck引脚、tms引脚、tdi引脚和tdo引脚。

所述fpga控制芯片的引脚l21与电阻r1、引脚l20与电阻r2、引脚l15与电阻r3、引脚l16与电阻r4、引脚j22与电阻r5、引脚k21与电阻r6、引脚k16与电阻r7、引脚j15与电阻r8、引脚h22与电阻r9、引脚g22与电阻r10、引脚l14与电阻r11、引脚k14与电阻r12、引脚k22与电阻r13、引脚k23与电阻r14、引脚j12与电阻r15、引脚h12与电阻r16、引脚g23与电阻r17、引脚h23与电阻r18、引脚k13与电阻r19、引脚k12与电阻r102、引脚a与电阻r101、引脚ae22与电阻r100串联，电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电阻r15、电阻r16、电阻r17、电阻r18、电阻r19、电阻r102、电阻r101和电阻r100并联后接地。

所述电源为3.3v，电阻r78的大小为330ω，电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电阻r15、电阻r16、电阻r17、电阻r18、电阻r19、电阻r79、电阻r102、电阻r101和电阻r100的大小均为1kω，电阻r54、电阻r55、电阻r56的大小均为4.7kω。

所述rtc授时电路包括rtc授时芯片，rtc授时芯片的引脚1和引脚12分别接地，引脚24接直流电源，直流电源的大小为3.3v；

所述rtc授时芯片的引脚11与fpga控制芯片的引脚af15、rtc授时芯片的引脚10与fpga控制芯片的引脚ae16、rtc授时芯片的引脚9与fpga控制芯片的引脚ae21、rtc授时芯片的引脚8与fpga控制芯片的引脚ad20、rtc授时芯片的引脚7与fpga控制芯片的引脚af16、rtc授时芯片的引脚6与fpga控制芯片的引脚ae17、rtc授时芯片的引脚5与fpga控制芯片的引脚ae19、rtc授时芯片的引脚4与fpga控制芯片的引脚ad19连接；

所述rtc授时芯片的引脚23与fpga控制芯片的引脚h18、rtc授时芯片的引脚18与fpga控制芯片的引脚k17、rtc授时芯片的引脚17与fpga控制芯片的引脚g15、rtc授时芯片的引脚15与fpga控制芯片的引脚l18、rtc授时芯片的引脚14与fpga控制芯片的引脚g16、rtc授时芯片的引脚13与fpga控制芯片的引脚k18连接，rtc授时芯片的引脚19为irq接口。

所述存储电路包括存储芯片，存储芯片的引脚a1与fpga控制芯片的引脚b17、存储芯片的引脚b1与fpga控制芯片的引脚a14、存储芯片的引脚c1与fpga控制芯片的引脚a15、存储芯片的引脚d1与fpga控制芯片的引脚b15、存储芯片的引脚d2与fpga控制芯片的引脚b16、存储芯片的引脚a2与fpga控制芯片的引脚ag17、存储芯片的引脚c2与fpga控制芯片的引脚ah18、存储芯片的引脚a3与fpga控制芯片的引脚ae18、存储芯片的引脚b3与fpga控制芯片的引脚af18、存储芯片的引脚c3与fpga控制芯片的引脚ag16、存储芯片的引脚d3与fpga控制芯片的引脚ah17、存储芯片的引脚c4与fpga控制芯片的引脚af19、存储芯片的引脚a5与fpga控制芯片的引脚ag18、存储芯片的引脚b5与fpga控制芯片的引脚ag15、存储芯片的引脚c5与fpga控制芯片的引脚ah15、存储芯片的引脚d7与fpga控制芯片的引脚ag20、存储芯片的引脚d8与fpga控制芯片的引脚ag21、存储芯片的引脚a7与fpga控制芯片的引脚ah13、存储芯片的引脚b7与fpga控制芯片的引脚d22、存储芯片的引脚c7与fpga控制芯片的引脚ae23、存储芯片的引脚c8与fpga控制芯片的引脚ae23、存储芯片的引脚a8与fpga控制芯片的引脚ah14连接，存储芯片的引脚g1和引脚h8均与fpga控制芯片的引脚ah19连接；

所述存储芯片的引脚f2与fpga控制芯片的引脚ak16、存储芯片的引脚e2与fpga控制芯片的引脚al16、存储芯片的引脚g3与fpga控制芯片的引脚al21、存储芯片的引脚e4与fpga控制芯片的引脚ak21、存储芯片的引脚e5与fpga控制芯片的引脚ak17、存储芯片的引脚g5与fpga控制芯片的引脚aj17、存储芯片的引脚g6与fpga控制芯片的引脚al19、存储芯片的引脚h7与fpga控制芯片的引脚al20、存储芯片的引脚e1与fpga控制芯片的引脚ak18、存储芯片的引脚e3与fpga控制芯片的引脚al18、存储芯片的引脚f3与fpga控制芯片的引脚aj19、存储芯片的引脚f4与fpga控制芯片的引脚ak19、存储芯片的引脚f5与fpga控制芯片的引脚am15、存储芯片的引脚h5与fpga控制芯片的引脚am16、存储芯片的引脚g7与fpga控制芯片的引脚ap16、存储芯片的引脚e7与fpga控制芯片的引脚ap17连接；

所述存储电路还包括电阻rj7、电阻rj8、电阻rj9、电阻rj10、电阻rj11、电阻rj12、电阻r35、电阻rj13、电阻rj14、电阻rj15、电阻rj16和可编程只读存储器prom，存储芯片的引脚f7与电阻r42串联后接fpga控制芯片的引脚j20；所述电阻rj7、电阻rj8、电阻rj9、电阻rj10、电阻rj11和电阻rj12并联，电阻rj7、电阻rj8、电阻rj9的一端均与直流电源连接，电阻rj10、电阻rj11和电阻rj12的一端均接地；所述存储芯片的引脚f8与电阻rj7和电阻rj10并联后接fpga控制芯片的引脚h13，引脚g8与电阻rj8和电阻rj11并联后接fpga控制芯片的引脚h19，引脚b4与电阻rj9和电阻rj12并联后接fpga控制芯片的引脚j14；所述存储芯片的引脚e6和引脚f6与电阻r35串联后接地，引脚c6和引脚a4分别与电阻rj14和电阻rj16串联，引脚d4与电阻rj13和电阻rj15并联，电阻rj15的一端接地，电阻rj13、电阻rj15、电阻rj14和电阻rj16并联后接直流电源；所述存储芯片的引脚h2、引脚h4、引脚h6和引脚b2并联之后接地，引脚g4、引脚d5和引脚d6并联后接直流电源，引脚a6和引脚h31并联后接可编程只读存储器prom。

所述直流电源为3.3v，电阻rj7、电阻rj8、电阻rj9、电阻rj14和电阻rj16的大小均为4.7kω，可编程只读存储器prom的电压为1.8v。

所述信号分析电路包括信号分析芯片、模数转化器ad、电容c21、电阻r106、电阻r107、电容c22、电容c23、有源晶振、电容c24、电容c25、电阻r108、电阻r109、电容c18、电阻r105、电容c17、电容c19、电阻r180、电阻r170和电阻r190；所述信号分析芯片的引脚1和引脚21分别连接模数转化器ad，引脚57和引24分别连接直流电源，引脚36、引脚45和引脚46分别连接交流电源，引脚37和引脚44为正向输入端，引脚38和引脚43为反向输入端，引脚41为cml接口；所述信号分析芯片的引脚49与电容c21、电阻r106、电阻r107和电容c22串联，电容c22与电容c23并联，电容c22和电容c23的一端分别为第一信号输入端和第二信号输入端；

所述有源晶振的引脚3与电阻r107和电阻r106并联，并输出32mhz的时钟频率，引脚2接地，引脚1与电容c24串联后接地，引脚4与电阻r108、电阻109和电容c25并联，电容c25和电阻r109的一端分别接地，电阻r108的一端接模数转化器ad，电容c24与电阻r108、r109并联；

所述信号分析芯片的引脚50与电容c18、电阻r105并联后接地，引脚39与电容c17、电容c19、电阻r180、电阻r170并联，电阻r170的一端接地，引脚40与电阻r180、电阻r170并联，引脚42与电阻r190串联后接地，引脚65接地；

所述信号分析芯片的引脚33与fpga控制芯片的引脚j17、信号分析芯片的引脚34与fpga控制芯片的引脚l19、信号分析芯片的引脚35与fpga控制芯片的引脚k19、信号分析芯片的引脚47与fpga控制芯片的引脚ah12、信号分析芯片的引脚48与fpga控制芯片的引脚ag13、信号分析芯片的引脚51与fpga控制芯片的引脚ah20、信号分析芯片的引脚52与fpga控制芯片的引脚aj21连接；

所述信号分析芯片的引脚12与fpga控制芯片的引脚e16、信号分析芯片的引脚13与fpga控制芯片的引脚e17、信号分析芯片的引脚14与fpga控制芯片的引脚e14、信号分析芯片的引脚15与fpga控制芯片的引脚d14、信号分析芯片的引脚16与fpga控制芯片的引脚f20、信号分析芯片的引脚17与fpga控制芯片的引脚g20、信号分析芯片的引脚18与fpga控制芯片的引脚d15、信号分析芯片的引脚19与fpga控制芯片的引脚d16、信号分析芯片的引脚22与fpga控制芯片的引脚d20、信号分析芯片的引脚23与fpga控制芯片的引脚e21、信号分析芯片的引脚25与fpga控制芯片的引脚d17、信号分析芯片的引脚26与fpga控制芯片的引脚c17、信号分析芯片的引脚27与fpga控制芯片的引脚f19、信号分析芯片的引脚28与fpga控制芯片的引脚e19连接；

所述信号分析芯片的引脚11与fpga控制芯片的引脚g18、信号分析芯片的引脚56与fpga控制芯片的引脚aj14、信号分析芯片的引脚55与fpga控制芯片的引脚al23、信号分析芯片的引脚54与fpga控制芯片的引脚ak24、信号分析芯片的引脚53与fpga控制芯片的引脚ak13、信号分析芯片的引脚10与fpga控制芯片的引脚ak23连接；

所述信号分析芯片的引脚9与fpga控制芯片的引脚f16、信号分析芯片的引脚8与fpga控制芯片的引脚d24、信号分析芯片的引脚7与fpga控制芯片的引脚e23、信号分析芯片的引脚6与fpga控制芯片的引脚f14、信号分析芯片的引脚5与fpga控制芯片的引脚f15、信号分析芯片的引脚4与fpga控制芯片的引脚f24、信号分析芯片的引脚3与fpga控制芯片的引脚e24、信号分析芯片的引脚2与fpga控制芯片的引脚ah24、信号分析芯片的引脚63与fpga控制芯片的引脚aj24、信号分析芯片的引脚62与fpga控制芯片的引脚ak12、信号分析芯片的引脚61与fpga控制芯片的引脚aj12、信号分析芯片的引脚60与fpga控制芯片的引脚ah23、信号分析芯片的引脚59与fpga控制芯片的引脚aj22、信号分析芯片的引脚58与fpga控制芯片的引脚al13连接。

所述模数转化器ad的电压为3.3v，直流电源为1.8v，交流电源为1.8v，第一信号输入端和第二信号输入端的输入频率均为18.432mhz，电容c21、电容c22、电容c23、电容c24、电容c18、电容c17、电容c19的大小均为0.1uf，电容c25的大小为0.01uf，电阻r106、电阻r107的大小均为100ω，电阻r108、电阻r190、电阻r109的大小均为10kω，电阻r105的大小为39kω，电阻r170的大小为0ω。

本发明的有益效果在于：可以快速实现无线通信系统的跳频控制，跳频控制器的组成电路技术成熟度高，实现跳频通信系统同步性能优良，是一种具有很好应用前景的发明。

附图说明

图1是本发明fpga控制电路；

图2是本发明rtc授时电路；

图3是本发明存储电路；

图4是本发明信号分析电路；

图5是图1a处放大图；

图6是图1b处放大图；

图7是本发明的结构示意图。

具体实施方式

下面进一步描述本发明的技术方案，但要求保护的范围并不局限于所述。

如图7所示，一种无线通信跳频控制器，包括rtc授时电路，fpga控制电路、存储电路和信号分析电路，所述fpga控制电路分别与rtc授时电路、存储电路和信号分析电路连接；

所述rtc授时电路用于完成跳频同步所需时间基准的授时任务，是跳频控制器的本地授时时钟；

所述fpga控制电路用于完成跳频通信系统时序规划及逻辑控制任务，是跳频控制器的信息处理器；

所述存储电路用于完成控制信息的存储任务，是跳频控制器的信息存储单元；

所述信号分析电路用于完成信道质量信息的分析任务，是跳频控制器的信号采集器。

如图1、图5和图6所示，fpga控制电路包括fpga控制芯片、电阻r78、场效应管jfet_p、发光二极管、电阻r79、电阻r40、电阻r54、电阻r16、电阻r55、电阻r41、电阻r56、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电阻r15、电阻r16、电阻r17、电阻r18、电阻r19、电阻r102、电阻r101、电阻r100和jtag控制器；所述fpga控制芯片的引脚t18、引脚t17、引脚u18、引脚v17、引脚v18、引脚u17和引脚l23并联后接地，引脚n22、引脚n23、引脚ab23和引脚ac23并联后接地，引脚m22连接有电位器rp，引脚m23接地，引脚m15串联电阻r78后连接电源。

所述fpga控制芯片的引脚n14接场效应管jfet_p的栅极，场效应管jfet_p的漏极与发光二极管和电阻r79串联后接电源，源极接地；

所述fpga控制芯片的引脚ad21与电阻r40和电阻r54并联，引脚ad22与电阻r16和电阻r55并联，引脚ac22与电阻r41和电阻r56并联，电阻r54、电阻r55和电阻r56并联后连接电源，电阻r40、电阻r16和电阻r41并联后接地；

所述fpga控制芯片的引脚n15为fpga的时钟信号接口，引脚ab15、引脚ac14、引脚ac15、引脚ad14分别连接jtag控制器的tck引脚、tms引脚、tdi引脚和tdo引脚。

所述fpga控制芯片的引脚l21与电阻r1、引脚l20与电阻r2、引脚l15与电阻r3、引脚l16与电阻r4、引脚j22与电阻r5、引脚k21与电阻r6、引脚k16与电阻r7、引脚j15与电阻r8、引脚h22与电阻r9、引脚g22与电阻r10、引脚l14与电阻r11、引脚k14与电阻r12、引脚k22与电阻r13、引脚k23与电阻r14、引脚j12与电阻r15、引脚h12与电阻r16、引脚g23与电阻r17、引脚h23与电阻r18、引脚k13与电阻r19、引脚k12与电阻r102、引脚a与电阻r101、引脚ae22与电阻r100串联，电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电阻r15、电阻r16、电阻r17、电阻r18、电阻r19、电阻r102、电阻r101和电阻r100并联后接地。

所述电源为3.3v，电阻r78的大小为330ω，电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电阻r15、电阻r16、电阻r17、电阻r18、电阻r19、电阻r79、电阻r102、电阻r101和电阻r100的大小均为1kω，电阻r54、电阻r55、电阻r56的大小均为4.7kω。

如图2所示，rtc授时电路包括rtc授时芯片，rtc授时芯片的引脚1和引脚12分别接地，引脚24接直流电源，直流电源的大小为3.3v；

所述rtc授时芯片的引脚11与fpga控制芯片的引脚af15、rtc授时芯片的引脚10与fpga控制芯片的引脚ae16、rtc授时芯片的引脚9与fpga控制芯片的引脚ae21、rtc授时芯片的引脚8与fpga控制芯片的引脚ad20、rtc授时芯片的引脚7与fpga控制芯片的引脚af16、rtc授时芯片的引脚6与fpga控制芯片的引脚ae17、rtc授时芯片的引脚5与fpga控制芯片的引脚ae19、rtc授时芯片的引脚4与fpga控制芯片的引脚ad19连接；

所述rtc授时芯片的引脚23与fpga控制芯片的引脚h18、rtc授时芯片的引脚18与fpga控制芯片的引脚k17、rtc授时芯片的引脚17与fpga控制芯片的引脚g15、rtc授时芯片的引脚15与fpga控制芯片的引脚l18、rtc授时芯片的引脚14与fpga控制芯片的引脚g16、rtc授时芯片的引脚13与fpga控制芯片的引脚k18连接，rtc授时芯片的引脚19为irq接口，即中断请求，irq接口的作用就是在所用的电脑中，执行硬件中断请求的动作。

如图3所示，存储电路包括存储芯片，存储芯片的引脚a1与fpga控制芯片的引脚b17、存储芯片的引脚b1与fpga控制芯片的引脚a14、存储芯片的引脚c1与fpga控制芯片的引脚a15、存储芯片的引脚d1与fpga控制芯片的引脚b15、存储芯片的引脚d2与fpga控制芯片的引脚b16、存储芯片的引脚a2与fpga控制芯片的引脚ag17、存储芯片的引脚c2与fpga控制芯片的引脚ah18、存储芯片的引脚a3与fpga控制芯片的引脚ae18、存储芯片的引脚b3与fpga控制芯片的引脚af18、存储芯片的引脚c3与fpga控制芯片的引脚ag16、存储芯片的引脚d3与fpga控制芯片的引脚ah17、存储芯片的引脚c4与fpga控制芯片的引脚af19、存储芯片的引脚a5与fpga控制芯片的引脚ag18、存储芯片的引脚b5与fpga控制芯片的引脚ag15、存储芯片的引脚c5与fpga控制芯片的引脚ah15、存储芯片的引脚d7与fpga控制芯片的引脚ag20、存储芯片的引脚d8与fpga控制芯片的引脚ag21、存储芯片的引脚a7与fpga控制芯片的引脚ah13、存储芯片的引脚b7与fpga控制芯片的引脚d22、存储芯片的引脚c7与fpga控制芯片的引脚ae23、存储芯片的引脚c8与fpga控制芯片的引脚ae23、存储芯片的引脚a8与fpga控制芯片的引脚ah14连接，存储芯片的引脚g1和引脚h8均与fpga控制芯片的引脚ah19连接；

所述存储芯片的引脚f2与fpga控制芯片的引脚ak16、存储芯片的引脚e2与fpga控制芯片的引脚al16、存储芯片的引脚g3与fpga控制芯片的引脚al21、存储芯片的引脚e4与fpga控制芯片的引脚ak21、存储芯片的引脚e5与fpga控制芯片的引脚ak17、存储芯片的引脚g5与fpga控制芯片的引脚aj17、存储芯片的引脚g6与fpga控制芯片的引脚al19、存储芯片的引脚h7与fpga控制芯片的引脚al20、存储芯片的引脚e1与fpga控制芯片的引脚ak18、存储芯片的引脚e3与fpga控制芯片的引脚al18、存储芯片的引脚f3与fpga控制芯片的引脚aj19、存储芯片的引脚f4与fpga控制芯片的引脚ak19、存储芯片的引脚f5与fpga控制芯片的引脚am15、存储芯片的引脚h5与fpga控制芯片的引脚am16、存储芯片的引脚g7与fpga控制芯片的引脚ap16、存储芯片的引脚e7与fpga控制芯片的引脚ap17连接；

所述存储电路还包括电阻rj7、电阻rj8、电阻rj9、电阻rj10、电阻rj11、电阻rj12、电阻r35、电阻rj13、电阻rj14、电阻rj15、电阻rj16和可编程只读存储器prom，存储芯片的引脚f7与电阻r42串联后接fpga控制芯片的引脚j20；所述电阻rj7、电阻rj8、电阻rj9、电阻rj10、电阻rj11和电阻rj12并联，电阻rj7、电阻rj8、电阻rj9的一端均与直流电源连接，电阻rj10、电阻rj11和电阻rj12的一端均接地；所述存储芯片的引脚f8与电阻rj7和电阻rj10并联后接fpga控制芯片的引脚h13，引脚g8与电阻rj8和电阻rj11并联后接fpga控制芯片的引脚h19，引脚b4与电阻rj9和电阻rj12并联后接fpga控制芯片的引脚j14；所述存储芯片的引脚e6和引脚f6与电阻r35串联后接地，引脚c6和引脚a4分别与电阻rj14和电阻rj16串联，引脚d4与电阻rj13和电阻rj15并联，电阻rj15的一端接地，电阻rj13、电阻rj15、电阻rj14和电阻rj16并联后接直流电源；所述存储芯片的引脚h2、引脚h4、引脚h6和引脚b2并联之后接地，引脚g4、引脚d5和引脚d6并联后接直流电源，引脚a6和引脚h31并联后接可编程只读存储器prom。

所述直流电源为3.3v，电阻rj7、电阻rj8、电阻rj9、电阻rj14和电阻rj16的大小均为4.7kω，可编程只读存储器prom的电压为1.8v。

如图4所示，信号分析电路包括信号分析芯片、模数转化器ad、电容c21、电阻r106、电阻r107、电容c22、电容c23、有源晶振、电容c24、电容c25、电阻r108、电阻r109、电容c18、电阻r105、电容c17、电容c19、电阻r180、电阻r170和电阻r190；所述信号分析芯片的引脚1和引脚21分别连接模数转化器ad，引脚57和引24分别连接直流电源，引脚36、引脚45和引脚46分别连接交流电源，引脚37和引脚44为正向输入端，引脚38和引脚43为反向输入端，引脚41为cml接口，cml接口是电流模式逻辑，主要靠电流驱动，可以说cml接口是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，使用时直接连接就可以，基本上不需要在ic外面做匹配，此特点使单板硬件设计更简单，单板看起来更简洁，cml接口的摆幅较小，功耗比较低；所述信号分析芯片的引脚49与电容c21、电阻r106、电阻r107和电容c22串联，电容c22与电容c23并联，电容c22和电容c23的一端分别为第一信号输入端和第二信号输入端；

所述有源晶振的引脚3与电阻r107和电阻r106并联，并输出32mhz的时钟频率，引脚2接地，引脚1与电容c24串联后接地，引脚4与电阻r108、电阻109和电容c25并联，电容c25和电阻r109的一端分别接地，电阻r108的一端接模数转化器ad，电容c24与电阻r108、r109并联，其中，有源晶振不需要cpu的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单(主要是做好电源滤波，通常使用一个电容和电感构成的pi型滤波网络，输出端用一个小阻值的电阻过滤信号即可)，不需要复杂的配置电路。；

所述信号分析芯片的引脚50与电容c18、电阻r105并联后接地，引脚39与电容c17、电容c19、电阻r180、电阻r170并联，电阻r170的一端接地，引脚40与电阻r180、电阻r170并联，引脚42与电阻r190串联后接地，引脚65接地；

所述信号分析芯片的引脚33与fpga控制芯片的引脚j17、信号分析芯片的引脚34与fpga控制芯片的引脚l19、信号分析芯片的引脚35与fpga控制芯片的引脚k19、信号分析芯片的引脚47与fpga控制芯片的引脚ah12、信号分析芯片的引脚48与fpga控制芯片的引脚ag13、信号分析芯片的引脚51与fpga控制芯片的引脚ah20、信号分析芯片的引脚52与fpga控制芯片的引脚aj21连接；

所述信号分析芯片的引脚12与fpga控制芯片的引脚e16、信号分析芯片的引脚13与fpga控制芯片的引脚e17、信号分析芯片的引脚14与fpga控制芯片的引脚e14、信号分析芯片的引脚15与fpga控制芯片的引脚d14、信号分析芯片的引脚16与fpga控制芯片的引脚f20、信号分析芯片的引脚17与fpga控制芯片的引脚g20、信号分析芯片的引脚18与fpga控制芯片的引脚d15、信号分析芯片的引脚19与fpga控制芯片的引脚d16、信号分析芯片的引脚22与fpga控制芯片的引脚d20、信号分析芯片的引脚23与fpga控制芯片的引脚e21、信号分析芯片的引脚25与fpga控制芯片的引脚d17、信号分析芯片的引脚26与fpga控制芯片的引脚c17、信号分析芯片的引脚27与fpga控制芯片的引脚f19、信号分析芯片的引脚28与fpga控制芯片的引脚e19连接；

所述信号分析芯片的引脚11与fpga控制芯片的引脚g18、信号分析芯片的引脚56与fpga控制芯片的引脚aj14、信号分析芯片的引脚55与fpga控制芯片的引脚al23、信号分析芯片的引脚54与fpga控制芯片的引脚ak24、信号分析芯片的引脚53与fpga控制芯片的引脚ak13、信号分析芯片的引脚10与fpga控制芯片的引脚ak23连接；

所述信号分析芯片的引脚9与fpga控制芯片的引脚f16、信号分析芯片的引脚8与fpga控制芯片的引脚d24、信号分析芯片的引脚7与fpga控制芯片的引脚e23、信号分析芯片的引脚6与fpga控制芯片的引脚f14、信号分析芯片的引脚5与fpga控制芯片的引脚f15、信号分析芯片的引脚4与fpga控制芯片的引脚f24、信号分析芯片的引脚3与fpga控制芯片的引脚e24、信号分析芯片的引脚2与fpga控制芯片的引脚ah24、信号分析芯片的引脚63与fpga控制芯片的引脚aj24、信号分析芯片的引脚62与fpga控制芯片的引脚ak12、信号分析芯片的引脚61与fpga控制芯片的引脚aj12、信号分析芯片的引脚60与fpga控制芯片的引脚ah23、信号分析芯片的引脚59与fpga控制芯片的引脚aj22、信号分析芯片的引脚58与fpga控制芯片的引脚al13连接。

所述模数转化器ad的电压为3.3v，直流电源为1.8v，交流电源为1.8v，第一信号输入端和第二信号输入端的输入频率均为18.432mhz，电容c21、电容c22、电容c23、电容c24、电容c18、电容c17、电容c19的大小均为0.1uf，电容c25的大小为0.01uf，电阻r106、电阻r107的大小均为100ω，电阻r108、电阻r190、电阻r109的大小均为10kω，电阻r105的大小为39kω，电阻r170的大小为0ω。

综上所述，本发明上电后，通过图2的rtc授时电路把本地时钟传输给图1fpga控制电路，图1fpga控制电路读取图3存储电路中系统初始配置状态，结合图2rtc授时电路提供的基准时钟，通过控制逻辑及算法，实现无线通信系统的跳频同步，建立无线通信系统的通信链路，其中，图4信号分析电路对当前信道质量信息进行采集，并把采集的信息传递给图1fpga控制电路，图1fpga控制电路通过fft计算，分析当前信道质量，根据分析结果，实现无线通信系统的自适应跳频。