一种超低静态功耗的LDO电路及驱动大负载的超低静态功耗的LDO电路的制作方法

本实用新型涉及DC-DC装置领域，特别是超低静态功耗的LDO电路。

背景技术：

随着科技的发展，越来越多的电子产品成为了我们生活中不可或缺的东西，常用的如手机、数码相机等手持电子设备都广泛的使用了LDO电路，即低压差线性稳定器，其能够为负载提供安全稳定的直流稳压电源，随着节能环保要求的提高，低静态功耗LDO需求量日益增长；在一些超低功耗的应用比如物联网，手持设备等的系统中，系统需要nA级别静态功耗的LDO才能提高能量的使用效率；而现有工艺下，器件本身的漏电流就是nA级别，它会使LDO空载时产生一个非常大的直流电压，从而影响后续电路的使用寿命。同样的，对于一些LDO，空载时的高电压甚至会导致LDO电路无法正常运行。

技术实现要素：

为了解决上述问题，本实用新型提供了一种超低静态功耗的LDO电路，既能实现nA级别静态功耗的LDO，又能很好的解决漏电流带来的后续电路寿命问题，可广泛应用于物联网，手持设备等低功耗领域。

一种超低静态功耗的LDO电路，包括：

电压输出端，用于输出调制后的稳定电压；

接入电源的功率晶体管回路模块，并且功率晶体管回路模块与电压输出端相连；

接地的电阻反馈回路模块，并且电阻反馈回路模块还与功率晶体管回路模块相连；

接入基准电压的增益放大级模块，并且增益放大级模块还与电阻反馈回路模块、功率晶体管模块相连；

接地的漏电流吸收模块，并且漏电流吸收模块还与功率晶体管回路模块相连。

进一步的，漏电流吸收模块包括一个以上的反向二极管。

进一步的，各反向二极管为并联结构关系。

进一步的，反向二极管的正极与功率晶体管回路模块相连，负极接地。

进一步的，增益放大级模块为比较放大器，其中一个输入端连接基准电压，另一个输入端连接反馈回路模块，比较放大器的输出端与漏电流吸收模块相连。

进一步的，功率晶体管回路模块为串联的调整管或者金氧半场效晶体管(MOSFET)。

进一步的，电阻反馈回路模块包括串联的的电阻Rf1和Rf2，其中，Rf1与功率晶体管回路模块相连，Rf2接地，增益放大级模块联入Rf1和Rf2之间。

进一步的，电压输出端连有接地的电容C1。

本实用新型所公开的LDO电路，在负载电流为0时，反向二极管能够吸收功率晶体管回路模块产生的漏电流，使得静态电流能够释放，防止由于具有较高电阻的电阻反馈回路模块所导致的输出电压升高，既能够延长负载电路的使用寿命，又保证了输出电压的稳定；而LDO电路及负载正常工作时反向二极管不会导通，不影响LDO电路的正常工作。

反向二极管可选类型广泛，只需要满足反向电流能力可以泄放功率器件的漏电流即可。在集成电路工艺中，该二极管可由不同的PN结构成，需满足的条件是：该PN结的漏电随温度变化的曲线需大于等于功率管的沟道漏电随温度变化的曲线。除此之外，本实用新型还具备临时调节的能力，通过选取所选反向二极管的面积来调节泄放漏电流的能力。

本实用新型同样基于上述技术方案中的特定技术特征，还公开了一种驱动大负载的超低静态功耗的LDO电路，包括：增益放大级gml和gm2、功率晶体管回路B、有源反馈缓冲回路D1和D2、以及电阻反馈回路R，漏电流吸收电路D0。

其中，增益放大级gml的一个输入端连接基准电压Vref，另一个输入端连接电阻反馈回路R，增益放大级gml的输出端分三路，路连接增益放大级gm2的输入端，路连接有源反馈缓冲回路D1，第三路连接有源反馈缓冲回路D2；增益放大级gm2的输出端连接功率晶体管回路B，有源反馈缓冲回路D1的输出端、有源反馈缓冲回路D2的输出端和功率晶体管回路B输出端均连接至电压输出端Vout，功率晶体管回路B的电源输入端连接电源VDD，电阻反馈回路R的一端连接至电压输出端Vout，另一端接地，电压输出端Vout还分别通过电阻Resr与电容Cout的串联接地，以及通过电容CL接地，接地的漏电流吸收电路D0与功率晶体管回路B相连。

反向二极管组包括一个或大于一个的反向二极管，其中，反向二极管的正极接地，负极与功率晶体管回路B的相连；当反向二极管数量大于一个时，各反向二极管为并联电路结构。

本实用新型所公开的一种驱动大负载的超低静态功耗的LDO电路，不仅能够有效地泄放电流，同时可以在驱动较大或者较宽范围的负载电容或者电阻时，保持LDO的稳定。当驱动较大或者较宽范围的负载电容或者电阻时候，本实用新型的LDO可以实现从两级结构到三级结构的转换，保持LDO环路的正常工作。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为超低静态功耗的LDO电路的电路原理图；

图2为超低静态功耗的LDO电路的电路结构图；

图3为驱动大负载的超低静态功耗的LDO电路的电路结构图；

图4为驱动大负载的超低静态功耗的LDO电路的电路原理图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将对本实用新型的技术方案进行详细的描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本实用新型所保护的范围。

实施例一

如图1所示的一种超低静态功耗的LDO电路，包括：

电压输出端，用于输出调制后的稳定电压；

接入电源的功率晶体管回路模块，并且功率晶体管回路模块与电压输出端相连；

接地的电阻反馈回路模块，并且电阻反馈回路模块还与功率晶体管回路模块相连；

接入基准电压的增益放大级模块，并且增益放大级模块还与电阻反馈回路模块、功率晶体管模块相连，有选的，增益放大级模块为放大器；

接地的漏电流吸收模块，并且漏电流吸收模块还与功率晶体管回路模块相连，优选的，漏电流吸收模块为反向二极管。

本实用新型的工作原理如下：基准电压加在放大器A0的反相输入端，与加在同相输入端的基准电压Vref相比较，两者的差值经放大器A0放大后，控制功率晶体管回路模块的压降，从而稳定输出电压。当输出电压Vout降低时，基准电压与取样电压的差值增加，放大器A0输出的驱动电流增加，功率晶体管回路模块压降减小，从而使输出电压升高。相反，若输出电压Vout超过所需要的设定值，比较放大器输出的前驱动电流减小，从而使输出电压降低。供电过程中，输出电压校正连续进行，调整时间只受比较放大器和输出晶体管回路反应速度的限制。除此之外，线性稳压器还应当具有许多其它的功能，比如负载短路保护、过压关断、过热关断、反接保护等。

实施例二

本实施例是基于实施例一所述的技术方案，作进一步说明和补充。

本实施例中，根据实际使用的需要漏电流吸收模块可以包括一个以上的反向二极管。进一步的，为了增大漏电流吸收模块的面积，进而加强吸收漏电流的能力，可以将各反向二极管并联接入电路中，具体的，该并联电路一端接地，另一端与功率晶体管回路模块相连。空载时，漏电流会沿图1虚线标示方向流至反向二极管，这样本实施例所述的LDO电路就起到了泄放静态电流的作用，进而保证电压的稳定，延长使用寿命。

实施例三

本实施例是基于实施例一和实施例二所述的技术方案，作进一步说明和补充。

如图1所示，本实施例中，增益放大级模块为比较放大器，其中一个输入端连接基准电压，另一个输入端连接反馈回路模块，比较放大器的输出端与漏电流吸收模块相连。

本实施例中，功率晶体管回路模块为串联的调整管或者金氧半场效晶体管(MOSFET)。

本实施例中，电阻反馈回路模块包括串联的的电阻Rf1和Rf2，其中，Rf1与功率晶体管回路模块相连，Rf2接地，增益放大级模块联入Rf1和Rf2之间。

本实施例中，电压输出端连有接地的电容C1。该电容对LDO环路的相位裕度有贡献，起到稳定输出的作用。

实施例四

本实施例是基于实施例一到实施例三所述的技术方案，作进一步说明和补充。

本实施例中公开了本实用新型的一种详细的电路结构，具体如下：

如图2所示的一种超低静态功耗的LDO电路，包括增益放大级模块、功率晶体管回路模块MP、电阻反馈回路模块、漏电流吸收模块。

其中增益放大级模块为放大器A0，其一个输入端连接基准电压Vref，另一个输入端连接电阻反馈回路模块R，在本实用新型的一些实施例中，放大器A0是由晶体管M1和晶体管M2构成，其中，晶体管M1和晶体管M2的源极共同依次通过PMOS晶体管M01和晶体管M00连接电源VDD，晶体管M00的栅极连接偏置电压Vb1，晶体管M01的栅极连接偏置电压Vb2，晶体管M1的栅极连接电阻反馈回路R，晶体管M2的栅极连接基准电压Vref，晶体管M1的漏极构成一路输出；输出端连接功率晶体管回路模块，其中，晶体管回路模块可以为串联的调整管或者金氧半场效晶体管。晶体管回路模块MP的源极连接电源VDD。

电阻反馈回路模块R是由等效电阻Rf1和等效电阻Rf2串联构成，其中，等效电阻Rf1和等效电阻Rf2相连接的一端连接放大器A0中的晶体管M1的栅极，等效电阻Rf1的另一端连接到电压输出端Vout，等效电阻Rf2的另一端接地。等效电阻Rf1包括有晶体管M16、晶体管M17和晶体管M18，其中，晶体管M16的源极连接到电压输出端Vout，晶体管M16的栅极和漏极共同连接晶体管M17的源极，晶体管M17的栅极和漏极共同连接晶体管M18的源极，晶体管M18的栅极和漏极共同连接第效电阻Rf2。等效电阻Rf2包括有晶体管M19、晶体管M20和晶体管M21，其中，晶体管M19的源极连接等效电阻Rf1，晶体管M19的栅极和漏极共同连接晶体管M20的源极，晶体管M20的栅极和漏极共同连接PMOS晶体管M21的源极，晶体管M21的栅极和漏极共同接地。

漏电流吸收模块为反向二极管组，其既可以包括一个反向二极管也可个包括多个并联接入LDO电路的反向二极管，其中，反向二极管的正极接地，负极与晶体管回路模块MP的漏极相连。

在本实用新型的一些实施例中，LDO电路还包括电容C1，其一端连接电压输出点Vout，另一端接地。

实施例五

如图3和图4所示，本实用新型同样基于上述的实施例一至实施例四所公开的中的特定技术特征，公开了一种驱动大负载的超低静态功耗的LDO电路，包括：增益放大级gml和gm2、功率晶体管回路B、有源反馈缓冲回路D1和D2、以及电阻反馈回路R，漏电流吸收电路D0；

其中，增益放大级gml的一个输入端连接基准电压Vref，另一个输入端连接电阻反馈回路R，增益放大级gml的输出端分三路，路连接增益放大级gm2的输入端，路连接有源反馈缓冲回路D1，第三路连接有源反馈缓冲回路D2；增益放大级gm2的输出端连接功率晶体管回路B，有源反馈缓冲回路D1的输出端、有源反馈缓冲回路D2的输出端和功率晶体管回路B输出端均连接至电压输出端Vout，功率晶体管回路B的电源输入端连接电源VDD，电阻反馈回路R的一端连接至电压输出端Vout，另一端接地，电压输出端Vout还分别通过电阻Resr与电容Cout的串联接地，以及通过电容CL接地，接地的漏电流吸收电路D0与功率晶体管回路B相连。

增益放大级gml是由PMOS晶体管M1和PMOS晶体管M2构成，增益放大级gm2是由NMOS晶体管M15构成，其中，PMOS晶体管M1和PMOS晶体管M2的源极共同依次通过PMOS晶体管M01和PMOS晶体管M00连接电源VDD，PMOS晶体管M00的栅极连接偏置电压Vb1，PMOS晶体管M01的栅极连接偏置电压Vb2，PMOS晶体管M1的栅极连接电阻反馈回路R，PMOS晶体管M2的栅极连接基准电压Vref，PMOS晶体管M1的漏极构成一路输出，PMOS晶体管M2的漏极构成两路输出，PMOS晶体管M1的漏极和NMOS晶体管M5的源极共同连接NMOS晶体管M3的漏极，NMOS晶体管M3的源极接地，PMOS晶体管M2的漏极一路和有源反馈缓冲回路D2中构成跨导增益级gma2的NMOS晶体管M6的源极共同连接NMOS晶体管M4的漏极，另一路通过有源反馈缓冲回路D2中的电容Cm2连接到电压输出端Vout，NMOS晶体管M4的源极接地，NMOS晶体管M5的栅极和第十一NMOS晶体管M6的栅极共同连接第三偏置电压Vb3，NMOS晶体管M4的栅极和NMOS晶体管M3的栅极共同连接偏置电压Vb4，NMOS晶体管M6的漏极连接NMOS晶体管M15的栅极，NMOS晶体管M6的漏极还依次通过第十PMOS晶体管M8和PMOS晶体管M10连接电源VDD，PMOS晶体管M8的栅极接偏置电压Vb2，PMOS晶体管M10的栅极和NMOS晶体管M5的栅极共同依次通过有源反馈缓冲回路D1中的电阻Rm和电容Cm1连接到电压输出端Vout，NMOS晶体管M5的栅极还通过PMOS晶体管M7连接有源反馈缓冲回路D1中构成增益放大级gma1的PMOS晶体管M9的漏极，PMOS晶体管M9的栅极通过有源反馈缓冲回路D1中的电阻Rm和电容Cm1连接到电压输出端Vout，PMOS晶体管M9的源极连接电源VDD，PMOS晶体管M7的栅极连接偏置电压Vb2，NMOS晶体管M15的源极接地，NMOS晶体管M15的漏极连接NMOS晶体管M14的源极，NMOS晶体管M14的栅极连接偏置电压Vb3，NMOS晶体管M14的漏极连接所述的功率晶体管回路B以及依次通过PMOS晶体管M13和PMOS晶体管M11连接电源VDD，PMOS晶体管M13的栅极连接偏置电压Vb2，PMOS晶体管M11的栅极连接所述的功率晶体管回路B。

功率晶体管回路B包括有PMOS晶体管MP和电容Cgd，其中，PMOS晶体管MP的栅极和电容Cgd的一端共同连接PMOS晶体管M11的栅极和NMOS晶体管M14的漏极，PMOS晶体管MP的源极连接电源VDD，PMOS晶体管MP的漏极和电容Cgd的另一端共同连接到电压输出端Vout。

电阻反馈回路R是由等效电阻Rf1和等效电阻Rf2串联构成，其中，等效电阻Rf1和等效电阻Rf2相连接的端构成反馈端连接增益放大级gm1中的PMOS晶体管M1的栅极，等效电阻Rf1的另一端连接到电压输出端Vout，等效电阻Rf2的另一端接地。

等效电阻Rf1包括有PMOS晶体管M16、PMOS晶体管M17和PMOS晶体管M18，其中，PMOS晶体管M16的源极连接到电压输出端Vout，PMOS晶体管M16的栅极和漏极共同连接PMOS晶体管M17的源极，PMOS晶体管M17的栅极和漏极共同连接PMOS晶体管M18的源极，PMOS晶体管M18的栅极和漏极共同连接第效电阻Rf2。等效电阻Rf2包括有PMOS晶体管M19、PMOS晶体管M20和PMOS晶体管M21，其中，PMOS晶体管M19的源极连接等效电阻Rf1，PMOS晶体管M19的栅极和漏极共同连接PMOS晶体管M20的源极，PMOS晶体管M20的栅极和漏极共同连接PMOS晶体管M21的源极，PMOS晶体管M21的栅极和漏极共同接地。

漏电流吸收电路D0为反向二极管组，其既可以包括一个反向二极管也可个包括多个并联接入LDO电路的反向二极管，其中，反向二极管的正极接地，负极与PMOS晶体管MP的漏极相连。

本实施例选取晶体管M2的栅极作为基准电压输入端、晶体管M11的栅极作为反馈信号输入端。然后信号经过折叠共源共栅级，功率晶体管回路B，然后到达输出端Vout。同时经过两路有源反馈回路和一个电阻反馈回路来维持LDO的稳定性。至此信号完成了环路内的反馈比较和放大。在LDO的输出端加载电阻和大负载电容可以测试LDO的小信号交流响应和大信号的阶跃响应。结果表明本款低静态电流的LDO能够驱动宽范围的大负载电容，同时具有更快的响应速度。除此之外，本实施例所公开的LDO电路还使得静态电流能够释放，防止由于具有较高电阻的电阻反馈回路模块所导致的输出电压升高，既能够延长负载电路的使用寿命，又保证了输出电压的稳定。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。