片58的第十一引脚、第十二引脚输出信号给中央处理器模块I。串口屏通过串口连接中央处理器模块，实现串口通信。
[0026]时钟电路由50MHz晶振经过一个阻值为三十三欧姆的电阻引入中央处理器模块的时钟引脚。
[0027]本发明的工作原理是:中央处理器模块通过控制指令发送信号到PWM差分输出模块，通过PWM差分输出模块输出信号控制伺服电机速度和方向，从而驱动活塞杆对减速顶进行下压。减速顶在被下压的过程中，通过力传感器将减速顶产生的油气反力转变成电压信号，经过滤波放大后由AD采集模块进行数据采集，再传入中央处理器模块。在电机转动的同时，光电编码脉冲模块米集电机的转速，将转速信号传入中央处理器模块。中央处理器模块将采集到的力信号和速度信号经过运算处理后，可得到不同时刻所对应的减速顶下压的位移及油气反力值，再通过USB存储模块将数据存入外部U盘中，同时通过RS232串口显示模块将数据实时显示在串口屏上，并且在串口屏上绘制实时动态“时间-位移-力”曲线以及实现声光报警功能。
【主权项】
1.一种基于FPGA的铁路减速顶状态动态检测系统，其特征在于，其包括一个中央处理器模块，一个AD米集模块、一个USB存储模块、一个PffM差分输出模块、一个光电编码脉冲计数模块、一个RS232串口输出显示模块和一个电源模块，AD采集模块、USB存储模块、PffM差分输出模块、光电编码脉冲计数模块、RS232串口输出显示模块、电源模块都与中央处理器模块连接。2.根据权利要求1所述的基于FPGA的铁路减速顶状态动态检测系统，其特征在于，所述AD采集模块对减速顶的制动力进行数据采集；PWM差分输出模块控制驱动器驱动伺服电机，光电编码器计数模块测量伺服电机转速，RS232串口输出显示模块用于对减速顶工作状态进行实时显示，USB存储模块用于记录减速顶工作状态数据，电源模块为整个控制器供电。3.根据权利要求1所述的基于FPGA的铁路减速顶状态动态检测系统，其特征在于，所述AD采集模块包括第三电阻、第四电阻、AD转换芯片、共模滤波器、第一电阻、第一电容、第二电阻、第三电容、第二电容、第一电感线圈、第五电容、第四电容、第二电感线圈、电压放大芯片、第五电阻、第六电阻、第三电感线圈、电压调节芯片、第七电阻，共模滤波器的两个输出端分别经第一电阻和第二电阻连接第一电容的两端，第一电容的一端连接接地的第二电容，该第一电容的另一端连接一个接地的第三电容，第一电容的两端信号接入一个电压放大芯片的第二引脚、第三引脚；该电压放大芯片的第一引脚与第八引脚之间通过第七电阻相连，电压放大芯片的第四引脚与接地的第四电容连接，电压放大芯片的第四引脚还与第二电感线圈连接并接入-12v电压，电压放大芯片的第四引脚还与电压调节芯片的第四引脚连接，电压放大芯片的第五引脚与电压调节芯片的第六引脚相连，电压放大芯片的第七引脚与接地的第五电容相连，电压放大芯片的第七引脚还与第一电感线圈相连并接入12v电压，电压放大芯片的第六引脚通过第五电阻与电压调节芯片的第二引脚连接，电压调节芯片的第二引脚通过第六电阻与电压调节芯片的第六引脚相连，电压调节芯片的第三引脚与2.5V电压相连，电压调节芯片的第七引脚与第三电感线圈连接，第三电感线圈连接12V电压，电压调节芯片的第六引脚通过第三电阻与AD转换芯片连接，电压调节芯片的第六引脚通过第四电阻与AD转换芯片连接。4.根据权利要求1所述的基于FPGA的铁路减速顶状态动态检测系统，其特征在于，所述USB存储模块包括USB接口、第六电容、第七电容、第八电容、晶振、文件管理控制芯片、第九电容、第十电容、第八电阻、发光二极管，中央处理器模块分别与文件管理控制芯片的第一引脚、第三引脚、第四引脚、第八引脚、第十五引脚至第二十二引脚相连，文件管理控制芯片的第五引脚、第十二引脚、第二十三引脚、第二十七引脚分别接地；文件管理控制芯片的第二引脚与第六电容连接，第六电容接3.3V电压；文件管理控制芯片的第九引脚接3.3V电压；文件管理控制芯片的第十引脚、第十一引脚分别接USB接口的第二引脚和第三引脚；文件管理控制芯片的第十三引脚、第十四引脚分别接晶振的两端，晶振的两端还分别与第七电容和第八电容连接，第七电容和第八电容都接地；文件管理控制芯片的第二十四引脚经过第八电阻与发光二极管的阴极相连，发光二极管的阳极接3.3V电压；文件管理控制芯片的第二十八引脚与电容第九电容、第十电容相连，文件管理控制芯片的第二十八引脚、第九电容、第十电容同时接3.3V电压，第九电容、第十电容都接地。5.根据权利要求1所述的基于FPGA的铁路减速顶状态动态检测系统，其特征在于，所述PffM差分输出模块包括PffM信号接电阻、第一光电隔离芯片、第^^一电容、第九电阻、第十电阻、第十二电容、第i^一电阻、差分驱动芯片、第二光电隔离芯片、第十三电容、direct1n信号接电阻，PWM信号接电阻与第一光电隔离芯片的第一引脚连接，第一光电隔离芯片的第三引脚及第四引脚、第二光电隔离芯片的第三引脚及第四引脚都接地，第一光电隔离芯片38的第六引脚与第^^一电容连接，第^^一电容接地，第一光电隔离芯片的第六引脚、第二光电隔离芯片的第六引脚都与第十一电容、第九电阻连接，第十一电容、第九电阻同时接5V电压，第一光电隔离芯片的第五引脚与第九电阻连接，第一光电隔离芯片的第五引脚与第十二电容、差分驱动芯片的第一引脚连接，第十二电容与地相连，direct1n信号接电阻与第二光电隔离芯片的第一引脚连接，第二光电隔离芯片的第五引脚与差分驱动芯片的第七引脚连接，第二光电隔离芯片的第五引脚还与第十电阻连接。6.根据权利要求1所述的基于FPGA的铁路减速顶状态动态检测系统，其特征在于，所述光电编码脉冲计数模块包括第十二电阻、第三光电隔离芯片、第十三电阻、第十四电阻、第十四电容、第十五电阻、双施密特逆变器芯片、第十六电阻、第四光电隔离芯片、第十七电阻，第一正输入信号通过第十七电阻与第三光电隔离芯片的第一引脚相连，第一负输入信号与第三光电隔离芯片的第三引脚连接，第三光电隔离芯片的第六引脚、第四光电隔离芯片的第六引脚都与5V电压连接，第三光电隔离芯片的第四引脚、第四光电隔离芯片的第四引脚都接地，第三光电隔离芯片的第五引脚与第十三电阻、第十四电容连接，第十三电阻与5V电压相连，第三光电隔离芯片的第五引脚通过第十五电阻接入双施密特逆变器芯片的第一引脚；第二正输入信号通过第十二电阻与第四光电隔离芯片的第一引脚相连，第二负输入信号与第四光电隔离芯片的第三引脚相连，第四光电隔离芯片的第一引脚与第十四电阻连接，第十四电阻接5V电压，第十六电阻与双施密特逆变器芯片的第三引脚连接，双施密特逆变器芯片的第二引脚接地且第五引脚接3.3V电压。7.根据权利要求1所述的基于FPGA的铁路减速顶状态动态检测系统，其特征在于，所述RS232串口输出显示模块包括电平转换芯片、第十五电容、第十六电容、串口、第十七电容、第十八电容，串口屏信号经过串口的第二引脚、第三引脚分别与电平转换芯片的第十四引脚和第十三引脚连接，电平转换芯片的第一引脚、第三引脚分别接第十五电容的两端；电平转换芯片的第四引脚、第五引脚分别接第十八电容的两端；电平转换芯片的第二引脚经过第十六电容与电平转换芯片的第十六引脚相连，电平转换芯片的第二引脚、第十六引脚同时接3.3V电压；电平转换芯片的第六引脚经过第十七电容接地。
【专利摘要】本发明提供一种基于FPGA的铁路减速顶状态动态检测系统，其包括一个中央处理器模块，一个AD采集模块、一个USB存储模块、一个PWM差分输出模块、一个光电编码脉冲计数模块、一个RS232串口输出显示模块和一个电源模块，AD采集模块、USB存储模块、PWM差分输出模块、光电编码脉冲计数模块、RS232串口输出显示模块、电源模块都与中央处理器模块连接。本发明颠覆了以往铁路减速顶由铁路工人用脚踩踏进行经验判断减速顶好坏的方式，实现了铁路减速顶的全自动化检测，填补了减速顶自动化检测领域的空白，大幅提高减速顶检测效率。首次实现了减速顶工作状态的数据采集，可供相关专业人员进行有效的数据分析。
【IPC分类】G05B19/04
【公开号】CN105116760
【申请号】CN201510138641
【发明人】苗中华, 皱兆光, 陆鸣超, 沈一筹, 魏成雷
【申请人】上海大学
【公开日】2015年12月2日
【申请日】2015年3月27日