状态的指令。
[0081] 在一个微控制器足以控制SSPC全部通道的情况下，在该微控制器故障的情况下 仍有所有SSPC通道受损的风险。因此在这种情况下，有必要提供至少两个微控制器（la， lb)，每个微控制器能够控制所有SSPC通道。
[0082] 该意见（observation)可被推广到包括多个微控制器的系统，每个微控制器控制 一组SSPC通道。为了不因控制微控制器故障而损失一组SSPC通道，在每个控制一组SSPC 通道的微控制器中有必要做冗余预先安排。因此，对需要η个微控制器处理能力的一组通 道而言，提供2η个微控制器以便每个微控制器通过另一专用于管理相同组SSPC通道的微 控制器成为冗余的。
[0083] 然而，鉴于两个微控制器同时发出用于给定组的SSPC通道的指令，用于确定待传 输指令的装置是有必要的，以确定哪些控制指令必须被传输给SSPC通道，以便单个控制器 仍为该组SSPC通道的主控制装置。
[0084] 以下描述了用于确定待传输指令的装置操作。
[0085] 在该配置中，一组SSPC通道包括若干SSPC通道，这些SSPC通道每个连接到：
[0086] --输电线路（Vin,Vout);
[0087] --用于确定待传输指令的装置（14, 14b，14η);以及
[0088] 一一至少两个微控制器（la，lb)，这里分别被称为主微控制器和从微控制器，所述 至少两个微控制器接收线路电压测量、电流测量、开关信息（断路）或任意其它所需的用于 确定SSPC通道是否正确运行的量。测量还可包括交流电频率的测量、失真率、DC供电的纹 波系数以及交流（AC)供电的总谐波失真。
[0089] 现将描述用于确定待传输指令的装置（14, 14b，14η)的不同结构。Μ表示信号来 自被称为主微控制器的微控制器la。相反地，S表示信号由被称为从微控制器的微控制器 lb发出。主微控制器和从微控制器每个都能够控制SSPC通道，主微控制器为其命令具有优 先权的微控制器，从微控制器为在主微控制器故障的情况下确保控制连续性的冗余微控制 器。然而，主微控制器和从微控制器的角色可在配置期间交换。
[0090] 在图5示出的第一实施例中，用于确定待传输指令的装置包括四个输入和一个输 出，这四个输入成对连接到两个微控制器，输出用于控制一个SSPC通道。
[0091] 这四个输入携带两个指令信号和两个有效信号，每个指令信号来自一个微控制 器，指令信号用CmdM和CmdS表示，两个有效信号用有效M(ValidityM)和ValidityS表 示，每个有效信号也来自一个微控制器。
[0092] 由此得到的用于确定待传输指令的装置14包括指令的有效性验证，以确保冗余， 然而同时给定从主微控制器接收的指令的优先权。
[0093] 携带信号CmdΜ的输入和携带信号ValidityΜ的输入连接到标记为15的第一与 非逻辑门。
[0094] 携带信号CmdS的输入和携带信号ValidityS的输入连接到标记为16的第二与 非逻辑门。
[0095] 携带信号ValidityΜ的输入和标记为16的第二与非逻辑门连接到标记为17的 或逻辑门。
[0096] 标记为15的第一与非逻辑门和标记为17的或逻辑门连接到第三与非逻辑门，第 三与非逻辑门标记为18。标记为18的第三与非逻辑门的输出连接到用于确定待传输指令 的装置14的输出。
[0097] 该结构比较简单，因为该结构仅需要两个微控制器。该用于确定待传输指令的装 置的操作是基于指令的有效性验证，而不是基于来自这至少两个微控制器的指令的一致 性。
[0098] 下表示出了本实施例的用于确定待传输指令的装置的真值表。
[0099]
[0100]
[0101] 在图6示出的第二实施例中，用于确定待传输指令的装置包括四个输入和一个输 出，这四个输入成对连接到一个微控制器，且输出用于控制SSPC通道。
[0102] 这四个输出携带两个指令信号和两个有效信号，每个指令信号来自一个微控制 器，这两个指令信号用CmdΜ和CmdS表示，两个有效信号用ValidityΜ和ValidityS表 示，每个有效信号也来自一个微控制器。
[0103] 由此得到的用于确定待传输指令的装置包括指令的有效性验证，以确保指令的冗 余，然而同时在冲突情况下给出先前指令的优先权。
[0104] 携带信号CmdΜ的输入和携带信号ValidityΜ的输入连接到标记为19的第一与 非逻辑门。
[0105] 携带信号CmdS的输入和携带信号ValidityS的输入连接到标记为20的第二与 非逻辑门。
[0106] 携带信号ValidityΜ的输入和标记为20的第二与非逻辑门连接到标记为21的 第一或逻辑门。
[0107] 标记为19的第一与非逻辑门和标记为21的第一或逻辑门连接到标记为22的第 三与非逻辑门。
[0108] 携带信号CmdΜ的输入和携带信号CmdS的输入连接到标记为23的第二异或逻 辑门。
[0109] 携带信号ValidityΜ的输入和携带信号ValidityS的输入连接到标记为24的 第四与逻辑门。
[0110] 标记为23的第二异或逻辑门和标记为24的第四与逻辑门连接到标记为25的第 五与逻辑门。
[0111] 标记为22的第三与非逻辑门和标记为25的第五与逻辑门连接到标记为26的第 六与非逻辑门。
[0112] 标记为22的第三与非逻辑门连接到标记为27的非逻辑门。
[0113] 标记为27的非逻辑门和标记为25的第五与逻辑门连接到标记为28的第七与非 逻辑门。
[0114] 标记为26的第六与非逻辑门连接到标记为29的第八与非逻辑门的第一输入。
[0115] 标记为28的第七与非逻辑门连接到标记为30的第九与非逻辑门的第二输入。标 记为30的第九与非逻辑门的输出连接到标记为29的第八与非逻辑门的第二输入。标记为 29的第八与非逻辑门的输出连接到标记为30的第九与非逻辑门的第一输入。
[0116] 标记为29的第八与非逻辑门的输出还连接到用于确定待传输指令的装置14的输 出。
[0117] 该结构与第一实施例的结构类似。该第二实施例的优势在于在接收到的被判断为 有效的指令之间发生冲突的情况下的指令状态的控制。
[0118] 下表示出了本实施例的用于确定待传输指令的装置的真值表。
[0119]
[0120] 作为变型，可以关联多于两个的微控制器，以便通过用于确定待传输指令的装置 生成SSPC通道的指令。图7示出使用三个微控制器控制和保护SSPC通道的架构。在该架 构的环境中，所使用的用于确定待传输指令的装置（14, 14b，14η)能够管理由三个不同的 微控制器（la，lb，lc)下发的三种指令。其余的控制架构对应于图4示出和如上描述的架 构。这种用于确定待传输指令的装置的实施例在图8中示出。可以看出，用于确定待传输 指令的装置包括三个输入和一个输出，这三个输入的每一个连接到一个微控制器，并且这 一个输出用于控制SSPC通道。在该示例中，这三个微控制器分别发出指令Cmdl，Cmd2和 Cmd3〇
[0121] 从用于确定待传输指令的装置发出的作为输出的信号Cmd对应于主要在三个输 入Cmdl，Cmd2和Cmd3上接收到的信号。
[0122] 携带指令信号Cmdl的输入连接到标记为31的非逻辑门。
[0123] 携带指令信号Cmd2的输入和携带指令信号Cmd3的输入连接到标记为32的第一 与逻辑门。
[0124] 标记为31的非逻辑门和标记为32的第一与逻辑门连接到标记为33的第二与逻 辑门。
[0125] 携带指令信号Cmd2的输入和携带指令信号Cmd3的输入连接到标记为34的第一 或逻辑门。
[0126] 携带指令信号Cmdl的输入和标记为34的第一或逻辑门连接到标记为35的第三 与逻辑门。
[0127] 标记为33的第二与逻辑门和标记为35的第三与逻辑门连接到标记为36的第二 或逻辑门。
[0128] 下表示出了本实施例的用于确定待传输指令的装置的真值表。
[0129]
[0130]
[0131] 该控制架构和对应的用于确定待传输指令的装置被用于要求最高水平的安全性 和可用性的飞行指令。这可以通过使用三个微控制器的代价获得。
[0132] 此外，可以使用FPGA或更普遍的与微控制器互联的可编程逻辑设备（PLD)。该 FPGA允许微控制器上的负载通过执行某些处理器通常必须要执行的功能而被减轻。例如， 处理器可通过与一个或多个模数转