基于fpga的双口sram读写控制实验装置的制造方法
【技术领域】
[0001]本实用新型属于自动控制技术领域，具体涉及到一种基于FPGA的双口 SRAM读写控制实验装置。
【背景技术】
[0002]随机存取存储器(英语！Random Access Memory, RAM)又称作“随机存储器”，是与CPU直接交换数据的内部存储器，也叫主存。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。双口 RAM是在一个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问，即共享式多端口存储器。目前，学生实验中使用的双口 SRAM读写控制实验装置存在下述不足:双口 SRAM读写控制方式是由软件程序实现的；不具有多种通信接口、及网络连接和管理能力。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服现有双口 SRAM读写控制实验装置的缺点，提供一种电路简单、集成度高、具有多种通信接口的基于FPGA的双口 SRAM读写控制实验装置。
[0004]解决上述技术问题所采用的技术方案是它具有:对整个装置进行控制的控制器；通信电路，该电路与控制器相连；双口 SRAM读写控制电路，该电路与控制器相连。
[0005]本实用新型的控制器为:控制器由集成电路U5、晶体振荡器Y1、插座J4连接构成，集成电路U5的Jl脚、K2脚、Kl脚、Gl脚、G2脚、Fl脚、F2脚、H2脚、Dl脚、D2脚、F3脚、Cl脚、C2脚、G5脚接集成电路Ul的I脚?4脚、15脚?6脚，集成电路U5的LI脚、L3脚、L2脚、K5脚、NI脚、N2脚、L4脚、Rl脚接集成电路U2的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、I脚，集成电路U5的N3脚、P3脚接集成电路U3的3脚、2脚，集成电路U5的T3脚、T2脚、R4脚、T4脚接集成电路U4的I脚?4脚，集成电路U5的B16脚接晶体振荡器Yl的4脚，集成电路U5的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、Hl脚、H14脚、H5脚、F4脚接插座J4的13脚?2脚，集成电路U5的J12脚、MlI脚、M9脚、KlO脚、K9脚、L6脚、Kll脚、K7脚、J6脚、Hll脚、H6脚、GlO脚?G6脚、Fll脚、F7脚、D4脚、D13脚、N13脚、N4脚接1.2V电源；集成电路U5的L5脚、L12脚、F12脚、F5脚接2.5V电源；集成电路U5的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、Tl脚、PlO脚、P13脚、T16脚、K14脚、M14脚、E14脚、G14脚、A16脚、ClO脚、C13脚、Al脚、C4脚、C7脚接3V电源；集成电路U5的K6脚、L9脚?Lll脚、K12脚、C12脚、D7脚、DlO脚、E4脚、E13脚、G3脚、K4脚、K13 脚、M4 脚、M13 脚、N7 脚、NlO 脚、P5 脚、P12 脚、R2 脚、R15 脚、E2 脚、H16 脚、H15 脚、C5脚、B15脚、B2脚、Gll脚、M5脚、E12脚、E5脚、M12脚、F6脚、JlO脚?J7脚、HlO脚?H7脚、K8脚、Jll脚、FlO脚接地；晶体振荡器Yl的I脚接3V电源、3脚接接地，插座J4的I脚接地；集成电路Ul的型号为IDT7132，集成电路U2的型号为74ALVC164245，集成电路U3的型号为MAX488，集成电路U4的型号为MAX485，集成电路U5的型号为EP4CE22F17C6。
[0006]由于本实用新型采用FPGA芯片，使得电路简单外围元件减少，提高了学生的认识，扩展了学生的视野，便于学生对FPGA的控制过程的理解，以及远程通信和管理的充分认识。
【附图说明】
[0007]图1是本实用新型的电气原理方框图。
[0008]图2是图1中通信电路和双口 SRAM读写控制电路。
[0009]图3是图1中控制器的电子线路原理图。
【具体实施方式】
[0010]下面结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于下述的实施方式。
[0011]在图1、2、3中，本实施例的基于FPGA的双口 SRAM读写控制实验装置由通信电路、双口 SRAM读写控制电路、控制器连接构成，通信电路与控制器相连，双口 SRAM读写控制电路与控制器相连。
[0012]双口 SRAM读写控制电路由集成电路U1、集成电路U2、电阻R3、电阻R4、插座Jl连接构成，集成电路Ul的型号为IDT7132，集成电路U2的型号为74ALVC164245。集成电路Ul的25脚?32脚、44脚、33脚?43脚、46脚、47脚接插座Jl的22脚?I脚，集成电路Ul的23脚?16脚接集成电路U2的2脚、3脚、5脚、6脚、8脚、9脚、11脚、12脚，集成电路Ul的45脚通过电阻R3接3V电源、3脚通过电阻R4接3V电源、24脚接地、48脚接5V电源，集成电路Ul的I脚、2脚、5脚、4脚、15脚?6脚接控制器，集成电路U2的25脚、10脚、15脚、4脚、21脚、48脚、45脚、39脚、34脚接地，集成电路U2的31脚和42脚接3V电源、7脚和18脚接5V电源，集成电路U2的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、I脚接控制器。
[0013]本实施例的通信电路由集成电路U3、集成电路U4、插座J2、插座J3、电阻R1、电阻R2连接构成，集成电路U3的型号为MAX488，集成电路U4的型号为MAX485。集成电路U3的I脚接5V电源、4脚接地、5脚接插座J2的I脚、6脚接插座J2的2脚、8脚接电阻Rl的一端和插座J2的3脚、7脚接电阻Rl的另一端和插座J2的4脚，集成电路U4的8脚接5V电源、7脚接电阻R2的一端和插座J3的I脚、6脚接电阻R2的另一端和插座J3的2脚、5脚接地、I脚?4脚接控制器。
[0014]本实施例的控制器由集成电路U5、晶体振荡器Y1、插座J4连接构成，集成电路U5的型号为EP4CE22F17C6。集成电路U5的Jl脚、K2脚、Kl脚、Gl脚、G2脚、Fl脚、F2脚、H2脚、Dl脚、D2脚、F3脚、Cl脚、C2脚、G5脚接集成电路Ul的I脚?4脚、15脚?6脚，集成电路U5的LI脚、L3脚、L2脚、K5脚、NI脚、N2脚、L4脚、Rl脚接集成电路U2的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、I脚，集成电路U5的N3脚、P3脚接集成电路U3的3脚、2脚，集成电路U5的T3脚、T2脚、R4脚、T4脚接集成电路U4的I脚?4脚，集成电路U5的B16脚接晶体振荡器Yl的4脚，集成电路U5的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、Hl脚、H14脚、H5脚、F4脚接插座J4的13脚?2脚，集成电路U5的J12 脚、Ml I 脚、M9 脚、KlO 脚、K9 脚、L6 脚、Kll 脚、K7 脚、J6 脚、Hl I 脚、H6 脚、GlO 脚?G6脚、Fll脚、F7脚、D4脚、D13脚、N13脚、N4脚接1.2V电源；集成电路U5的L5脚、L12脚、F12脚、F5脚接2.5V电源；集成电路U5的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、Tl脚、PlO 脚、P13 脚、T16 脚、K14 脚、M14 脚、E14 脚、G14 脚、A16 脚、ClO 脚、C13 脚、Al 脚、C4 脚、C7脚接3V电源；集成电路U5的K6脚、L9脚?Lll脚、K12脚、C12脚、D7脚、DlO脚、E4脚、E13 脚、G3 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7 脚、NlO 脚、P5 脚、P12 脚、R2 脚、R15 脚、E2 脚、H16 脚、H15 脚、C5 脚、B15 脚、B2 脚、Gll 脚、M5 脚、E12 脚、E5 脚、M12 脚、F6 脚、JlO脚?J7脚、HlO脚?H7脚、K8脚、Jll脚、FlO脚接地；晶体振荡器Yl的I脚接3V电源、3脚接接地，插座J4的I脚接地。
【主权项】
1.一种基于FPGA的双口 SRAM读写控制实验装置，其特征在于它具有: 对整个装置进行控制的控制器； 通信电路，该电路与控制器相连； 双口 SRAM读写控制电路，该电路与控制器相连。
2.根据权利要求1所述的基于FPGA的双口SRAM读写控制实验装置，其特征在于所述的控制器为:控制器由集成电路U5、晶体振荡器Y1、插座J4连接构成，集成电路U5的Jl脚、K2脚、Kl脚、Gl脚、G2脚、Fl脚、F2脚、H2脚、Dl脚、D2脚、F3脚、Cl脚、C2脚、G5脚接集成电路Ul的I脚?4脚、15脚?6脚，集成电路U5的LI脚、L3脚、L2脚、K5脚、NI脚、N2脚、L4脚、Rl脚接集成电路U2的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、I脚，集成电路U5的N3脚、P3脚接集成电路U3的3脚、2脚，集成电路U5的T3脚、T2脚、R4脚、T4脚接集成电路U4的I脚?4脚，集成电路U5的B16脚接晶体振荡器Yl的4脚，集成电路 U5 的 H4 脚、J4 脚、H3 脚、J5 脚、H13 脚、H12 脚、G12 脚、J3 脚、Hl 脚、H14 脚、H5 脚、F4脚接插座J4的13脚?2脚，集成电路U5的J12脚、MlI脚、M9脚、KlO脚、K9脚、L6脚、KlI脚、K7脚、J6脚、Hll脚、H6脚、GlO脚?G6脚、Fll脚、F7脚、D4脚、D13脚、N13脚、N4脚接1.2V电源；集成电路U5的L5脚、L12脚、F12脚、F5脚接2.5V电源；集成电路U5的E3脚、G3 脚、K3 脚、M3 脚、P4 脚、P7 脚、Tl 脚、PlO 脚、P13 脚、T16 脚、K14 脚、M14 脚、E14 脚、G14脚、A16脚、ClO脚、C13脚、Al脚、C4脚、C7脚接3V电源；集成电路U5的K6脚、L9脚?Lll 脚、K12 脚、C12 脚、D7 脚、DlO 脚、E4 脚、E13 脚、G3 脚、K4 脚、K13 脚、M4 脚、M13 脚、N7脚、NlO 脚、P5 脚、P12 脚、R2 脚、R15 脚、E2 脚、H16 脚、H15 脚、C5 脚、B15 脚、B2 脚、GlI 脚、M5脚、E12脚、E5脚、M12脚、F6脚、JlO脚?J7脚、HlO脚?H7脚、K8脚、Jll脚、FlO脚接地；晶体振荡器Yl的I脚接3V电源、3脚接接地，插座J4的I脚接地；集成电路Ul的型号为IDT7132，集成电路U2的型号为74ALVC164245，集成电路U3的型号为MAX488，集成电路U4的型号为MAX485，集成电路U5的型号为EP4CE22F17C6。
【专利摘要】一种基于FPGA的双口SRAM读写控制实验装置，对整个装置进行控制的控制器；通信电路，该电路与控制器相连；双口SRAM读写控制电路，该电路与控制器相连。由于本实用新型采用FPGA芯片，使得电路简单外围元件减少，提高了学生的认识，扩展了学生的视野，便于学生对FPGA的控制过程的理解，以及远程通信和管理的充分认识。
【IPC分类】G09B23-18, G05B19-042
【公开号】CN204515444
【申请号】CN201520235666
【发明人】李增生, 党学立, 王静
【申请人】榆林学院
【公开日】2015年7月29日
【申请日】2015年4月17日