专利名称：外围零件连接接口烧录机卡的制作方法
技术领域：
本发明有关一种外围零件连接接口烧录机卡，主要应用于计算机主机板的烧录机测试。
背景技术：
对计算机主机板制造商来说，一般计算机的系统主机板于制作完成后，必须经过严谨的品质保证测试过程方能出厂。一般来说，现有的计算机的系统主机板的测试工作有两种程序，系统运作测试(running test)或者烧录机测试(burn in test)的程序。在进行以上两种主机板测试的任一种时，必须将中央处理单元(CPU)以及内存和其它如监视器、硬盘、软盘、鼠标、主机板、双线内存模块(DIMM)、键盘等等的外围设备均插上主机板后，再将计算机开机，计算机加载相关的软件(如操作系统)后，才能进行有效的测试工作。
这种现有的主机板测试方法对测试人员来说，相当不便且有相当多的缺点。例如，测试人员必须先确定外围设备是优良品，而且需要选择兼容的外围设备，因此，在测试前就已耗去相当多的时间于进行兼容外围设备的选择和外围设备的安装工作。此外，在批量生产而需要同时测试大量的主机板时，这种测试方式也形成浪费空间和监控不易的问题，解决的方法只有多增加测试人员和测试环境的空间。此外，这种现有的计算机主机板测试方法也常常只能做静态的烧录机或系统运作测试，测试效果也不甚良好。若要进行动态的烧录机测试，则须耗费更多的设备成本。
为了改进上述缺点，业界发展出一套只要在主机板插上CPU，不用插上其它外围设备即可烧录机测试的烧录机测试卡。此种烧录机测试卡运用计算机基本输入输出系统(Basic Input Output System，以下简称BIOS)所进行的开机后自我测试(Power On Self Test，以下简称POST)程序来进行烧录机测试工作。此种烧录机测试卡一方面可读取由BIOS所检查的主机板系统状态，另一方面，还提供了重置(reset)的功能，让计算机自动重开机，而能达到动态测试的功能。
此种烧录机测试卡，补足了前述技术的缺点，让主机板的测试工作能够在仅插上CPU的状况下及自动烧录机测试。不过，此种烧录机测试卡并无法显现烧录机状态，烧录机测试人员并无法及时知道烧录机的状况，必须另外靠定时器做计时的工作。同时，由于计算机的系统主机板的测试工作，常常必须经过长时间测试才能发觉其错误，因此，测试时间的掌控与及时发现测试过程中的错误就相当重要。此外，现有的烧录机测试卡并未针对内存以及主机板上输入输出单元的缓存器做测试，因此，实际上的测试工作并不完全。
发明内容
为了让主机板烧录机的测试工作更有完全，能针对主机板上各个不同的输入输出单元的缓存器进行反复的测试，本发明提供一计算机系统主机板外围连接接口烧录机卡，系统主机板在插上此烧录机卡后，配合中央处理单元(CPU)与内存(如DRAM等)，即可执行烧录机测试工作。
为实现上述目的，本发明的外围零件连接接口烧录机卡，它通过一外围零件连接接口总线进行数据传输以用于一主机板的烧录机测试，其特点是，至少包括一烧录机测试电路，用于测试该主机板的数个输入输出装置的缓存器的工作情形及产生测试完成的一重置脉冲；及一烧录机过程与结果显示电路，是由一计时电路与一烧录机次数与系统当机显示电路所构成，用于接收该烧录机测试电路所产生的该重置脉冲并计算该主机板烧录机测试工作的工作时间与显示该主机板烧录机过程中系统是否当机。
采用上述方案，本发明的外围零件连接接口烧录机卡由一个烧录机测试电路与一个烧录机过程与结果显示电路所组成，通过执行烧录机测试电路所提供的只读存储器中的烧录机测试程序，即可针对主机板当中的输入输出设备逐一检查其缓存器，每次检查完后并送出一个重置脉冲，即可达到完全烧录机目的。
本发明的烧录机卡于测试前，先将烧录机测试电路当中的只读存储器插上，计算机开机后，中央处理单元便开始执行只读存储器中的测试程序，此测试程序将针对计算机主机板上的主要输入输出端口的缓存器进行读与写的测试，执行完烧录机中只读存储器中的程序即为一个测试周期，完成一个测试周期后烧录机卡即送出周期计数和重置(reset)信号，使计算机主机板恢复重新测试状态。烧录机卡的显示电路用于显示烧录机所经过的时间与烧录机过程是否有当机的情形，若测试当中发生错误，烧录机测试周期计数器将会停留在错误发生的周期数，并有LED和蜂鸣器警示测试人员。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明分较佳实施例进行详细说明。
图1为本发明的外围零件连接接口烧录机卡的构造示意图；图2为本发明的烧录机测试电路方块图；图3为本发明的计时显示电路方块图；图4为本发明的烧录机次数及系统当机电路方块图；及图5为本发明的外围零件连接接口烧录机卡的运作流程图。
具体实施例方式
请参考图1，它是本发明的外围零件连接接口烧录机卡的构造示意图。本发明的外围零件连接接口烧录机卡由烧录机测试电路12及烧录机过程与结果显示电路15所构成，其中，烧录机测试电路又由烧录机程序起始与测试电路13及重置脉冲产生电路14所构成；烧录机过程与结果显示电路15由计时与显示电路16及烧录机次数与系统当机显示电路17所构成。
当电源开启时，基本输入输出系统(BIOS)即开始进行自我诊断(POST)的动作，同时，烧录机卡上的计时与显示电路16开始运作，进行计时的工作。BIOS的POST测试完毕的信号11可由外围零件连接接口总线上读取，此时烧录机测试电路12开始运作，也即烧录机程序起始与测试电路13开始启动其中的烧录机程序，当测试程序逐一写与读主机板上的各个输入输出端口的缓存器后，也即烧录机程序执行完后，即由重置脉冲产生电路14产生一重置脉冲，让计算机重新开机，重新执行一次烧录机过程，这样即能达到动态的烧录机目的。另外，重置脉冲则传送至烧录机过程与结果显示电路15的烧录机次数与系统当机显示电路17，烧录机次数与系统当机显示电路17则会计算烧录机测试的次数以及显示系统是否当机。
以下将分别说明本发明的烧录机测试电路以及烧录机过程与结果显示电路的组成与运作原理。
请参考图2，它是本发明的烧录机测试电路方块图。
外围零件连接接口总线(PCI BUS)上有地址(AD[31..0])、起始的帧(FRAME#)、组件选择(DEVSEL#)、指令(C/BE#)、输入输出写入(IOW)、起始者备妥(IRDY#)及其它等数据，由这些数据区别了哪些组件占有PCI BUS的主导权。
当BIOS POST执行完成时，BIOS会将PCI BUS主导权交由其它内存，并送出地址DC00的数据。此时，地址闸控制逻辑201将控制帧(FRAME#)信号与组件选择(DEVSEL#)信号，并将此地址DC00的数据传至地址栓锁数组202以闩锁此地址值。经过译码器(DC00)203译码后，送出一个使只读存储器210或只读存储器211(由选择开关212决定)致能的信号(ROMCE)。此致能信号将同时与PCIBUS上读得指令信号经过与门209输出，读得指令信号由指令闩锁数组207与指令译码器208将PCI BUS上的指令(C/BE#)数据译码而得。于是，只读存储器210或只读存储器211中的程序则通过只读存储器数据的闩锁器213至只读存储器数据的闩锁电路214，与只读存储器数据缓冲器215至只读存储器数据缓冲器216等而被读出。程序经过主机板上的CPU执行，逐一写与读，以检查各个不同输入输出端口的缓存器的状况。并且，只读存储器210或只读存储器211的程序末会产生一个重置信号01H至I/O port 85H这个地址上，这个信号即作为系统重开机的指令以及计算系统测试次数的开始。
另外，本发明同样设计了将BIOS POST的除错码显示的功能，也即译码器(I/O Port 84)204将PCIBUS上的IOW和IRDY#与AD[15..0]等数据译码后，数据闩锁数组205将这些数据闩锁住并通过七段显示器206显示。
请参考图3，本发明的计时显示电路方块图。计时显示电路，可以利用震荡器所产生的脉波，将此脉波加以分频后，即可产生为时一秒的脉波，此一秒的脉波，通过分频器分成六十分之一，即成为一分的脉波，以此类推。兹说明如下当系统一开机时便开始计时，由烧录机卡内部的4MHz震荡器产生4MHz频率的脉波，此脉波由分频器301调整成2kHz的脉波，经过TQ型触发器302成为1kHz的脉波，接着，1kHz经过分频器303成为1秒的脉波。1秒脉波经过二位码输出分频器304后即可将其经过的秒信号，经过七段译码器307及七段显示器311显示出来，并产生1分的脉波。1分的脉波再经过二位码输出分频器305，即可通过七段译码器308及七段显示器312显示经过的分信号，并产生1小时脉波。1小时脉波再经过二位码输出分频器306，即可通过七段译码器309及七段译码器310和七段显示器313及七段显示器314以显示开机时间的小时信号。
请参考图4，本发明的烧录机次数及系统当机电路方块图。当重置脉冲D0产生，即代表主机板烧录机测试经过一个周期；同时，译码器(I/O Port 85)407负责译码PCI BUS上的R AD[15..0]与IOW及IRDY#信息，在PCI BUS的主导权交由BIOS同时送出信号，此信号与重置脉冲D0经过与门408送至二位码计数器409，进行计数并编码为二位码。此二位码即为测试周期数，经过七段译码器410及七段显示器414，七段译码器411及七段显示器415，七段译码器412及七段显示器416与七段译码器413及七段显示器417的组成，即可显示测试周期经过的次数。
当系统当机时，测试不再进行，则系统将不再产生重置脉冲D0，也即，重置脉冲D0为零电压准位。于是，系统当机后，二位码计数器409将不再计数，计数周期将停止在当机发生的测试周期。
本发明即利用测试周期数的比较来达到系统当机的警示目的，利用两个不同时间的测试周期结果即可，也即当机发生时，只要比较前后一段时间的测试周期数，若相同则表示系统已经当机。
利用第一次五分钟然后十分钟周期产生器401产生一个第一次在开始后五分钟产生一脉冲的周期信号，以后每隔十分钟产生一脉冲的周期信号，此周期信号作为闩锁器402的时脉输入，即可在每次脉冲产生的期间闩锁住二位码计数器409所送出的计数数据BCDA[3..0]、BCDB[3..0]；以及，以分频器404产生一个第一次十分钟的周期信号，以后每十分钟一周期的十分钟周期信号，此周期信号作为闩锁器403的时脉输入，即可在每次脉冲产生的期间闩锁住二位码计数器409所送出的计数数据BCDA[3..0]，BCDB[3..0]。将第一次五分钟然后十分钟周期信号与十分钟周期信号经过或门405，即可作为比较器406的基本时脉。
当闩锁器402与闩锁器403所闩锁的数据相同时，即表示系统当机，即可送出一错误信号以警示测试人员。
为了更详细说明本发明的实际运作流程，请参考图5，本发明的外围零件连接接口烧录机卡的运作流程图，该运作流程包括下列步骤开机(步骤510)、系统计时及显示(步骤520)、启动测试程序(步骤530)、测试程序执行正常(步骤540)、测试完成(步骤550)、系统当机，测试程序停止(步骤560)、测试周期计数器计数(步骤570)、测试周期显示器显示(步骤580)、系统当机与否(步骤590)、计数器及显示器停止并送出警示信号(步骤600)。请同时配合参考图2。
当系统电源开启时，计算机即进入开机状态(步骤510)，此时，计算机的BIOS即开始进行POST的流程，同时，本发明的烧录机卡上显示BIOS所送出的除错码至七段显示器206。另外，一旦电源开启，本发明的烧录机卡即开始计时及显示的工作(步骤520)。
当BIOS执行POST后，搜寻到本发明的烧录机卡的只读存储器，系统即开始读取只读存储器中的测试程序，此即启动测试程序(步骤530)。测试程序所记载的即为针对主机板上的每个输入输出装置当中的缓存器逐一进行存取，所以，一旦启动测试程序，本发明的烧录机卡便开始针对主机板上的输入输出装置的缓存器进行存取的动作。只要存入缓存器当中的数值与取出缓存器当中的数值相同，烧录机测试程序即判断存取正常，也即主机板上的输入输出装置运作正常。一旦主机板上所有输入输出装置的缓存器其存取动作都正常，即判断为系统通过测试(步骤540)，也即烧录机测试工作完成一个测试周期(步骤550)。完成一次烧录机测试工作后，烧录机测试程序即会通过CPU送出一重置信号让系统重开机，并重回到步骤510，再重复一次烧录机测试的工作。只要系统测试顺利，本发明即不断地重复步骤510~550让系统不断测试主机板上各个输入输出装置的缓存器的存取状态，也就是执行烧录机测试工作。
若测试过程发生存取错误，烧录机测试程序将会判断为系统出错并送出一个系统暂停信号，系统暂停测试停止(步骤560)。此时烧录机卡将停止显示计数周期，并送出警示信号(步骤600)。其中，警示信号可以是蜂鸣器，或者由发光二极管所发出。
此外，将每一次烧录机测试完成所发出的重置信号送到测试周期计数器计数(步骤570)，并通过测试周期显示器显示(步骤580)总共经过的成功测试的周期数，这样，即可通过显示器了解测试的经过情形。
在没有发生当机状况下，也就是，每一次的烧录机测试过程均正常的情形下，本发明的烧录机卡将不断地让系统重置，进行动态的烧录机工作。一旦系统当机，系统即会送出警示信号，以提醒烧录机测试人员。通过本发明的烧录机卡，测试人员更可知道烧录机测试所经过的时间，以及烧录机测试的进度(次数)。
本发明所提供的外围零件连接接口烧录机卡，可让计算机的系统主机板的烧录机测试工作更加有效率，并提高计算机的系统主机板出厂时的稳定性和可靠度。此外，尚可节省大量的外围设备费用，更可节省测试时所需的空间以及时间的耗费。不论进行静态或者动态的烧录机程序，运用本发明还可降低以往所必须耗费的成本。
本发明藉由系统烧录机时所产生的重置脉冲做为计数周期的起始点，本身具有一时脉产生装置，因此，并不受系统本身的时脉所影响。所以，系统当机时，本发明可及时通知测试人员即可知道测试发生的错误时间以及测试发生错误的周期数。
虽然本发明已通过较佳实施例予以揭示，然而其并非用于限定本发明，任何熟悉本领域的技术人员，在不脱离本发明的精神的前提下还可作出种种的等效变化和等效替换，这些等效变化和等效替换均应包括在所附权利要求书所限定的申请专利范围内。
权利要求
1.一种外围零件连接接口烧录机卡，它通过一外围零件连接接口总线进行数据传输以用于一主机板的烧录机测试，其特征在于，至少包括一烧录机测试电路，用于测试该主机板的数个输入输出装置的缓存器的工作情形及产生测试完成的一重置脉冲；及一烧录机过程与结果显示电路，是由一计时电路与一烧录机次数与系统当机显示电路所构成，用于接收该烧录机测试电路所产生的该重置脉冲并计算该主机板烧录机测试工作的工作时间与显示该主机板烧录机过程中系统是否当机。
2.如权利要求1所述的外围零件连接接口烧录机卡，其特征在于，该烧录机测试电路包括一地址/指令闩锁控制逻辑电路，用于将该外围零件连接接口的一帧(FRAME#)信号及一组件选择(DEVSEL#)信号控制及闩锁，并将该外围零件连接接口总线的一地址信号(AD[31..0])闩锁，以及将该外围零件连接接口总线的一控制指令(C/BE#[3..0])信号通过一指令闩锁数组及一指令译码器所解得的一可读的指令送至一与门；一译码电路，与该地址/指令闩锁控制逻辑电路相连接，用于将该地址闩锁电路的所闩锁的该地址译码，并产生使该只读存储器致能的一致能信号，以及，将该外围零件连接接口总线所输出的一基本输入输出系统的一系统自我诊断码加以译码至一数据闩锁数组，并由一显示装置显示该系统自我诊断码；一只读存储器，用于记载一烧录机测试程序，作为控制烧录机过程的过程控制；及数个只读存储器数据的闩锁电路与该只读存储器相连接，用于输出该只读存储器的程序指令，并输出该只读存储器程序前端的输出数据00H到特定的一输入输出端口85H，且输出该只读存储器程序后端的一输出数据01H到该输入输出端口85H，既而产生该重置信号。
3.如权利要求1或2所述的外围零件连接接口烧录机卡，其特征在于，该烧录机测试程序是于该烧录机卡激活后开始运作，包括下列步骤存入该主机板上的该数个输入输出装置的缓存器一设定值；取出该主机板上的该数个输入输出装置的缓存器一存入设定值；及当从该数个输入输出装置的缓存器所取出的该存入设定值与该设定值相同时，送出一重置信号；当从该数个输入输出装置的缓存器所取出的该存入设定值与该设定值不同时，送出一系统暂停信号，该烧录机过程与结果显示电路的计时电路与即停止。
4.如权利要求1所述的外围零件连接接口烧录机卡，该烧录机测试电路包括一地址/指令闩锁控制逻辑电路，用于将该外围零件连接接口的一帧(FRAME#)信号及一组件选择(DEVSEL#)信号控制及闩锁，并将该外围零件连接接口总线的一地址信号(AD[31..0])闩锁，以及将该外围零件连接接口总线的一控制指令(C/BE#[3..0])信号经一指令闩锁数组及一指令译码器所解得的一可读的指令送至一与门；一译码电路，与该地址/指令闩锁控制逻辑电路相连接，用于将该地址闩锁电路的所闩锁的该地址译码，并产生使该只读存储器致能的一致能信号，以及，将该外围零件连接接口总线所输出的一基本输入输出系统的一系统自我诊断码加以译码至一数据闩锁数组，并由一显示装置显示该系统自我诊断码；一对只读存储器，各用于记载一烧录机测试程序，作为控制烧录机过程的过程控制，并以一选择开关选择该对只读存储器，两者选择其一作为实际操作的该只读存储器；及数个只读存储器数据的闩锁电路，与该选择开关相连接，用于输出该只读存储器的程序指令，并输出该只读存储器程序前端的输出数据00H到特定的一输入输出端口85H，且输出该只读存储器程序后端的一输出数据01H到该输入输出端口85H，进而产生该重置信号。
5.如权利要求1或4所述的外围零件连接接口烧录机卡，其特征在于，该烧录机测试程序是于该烧录机卡激活后开始运作，包括下列步骤存入该主机板上的该数个输入输出装置的缓存器一设定值；取出该主机板上的该数个输入输出装置的缓存器一存入设定值；及当从该数个输入输出装置的缓存器所取出的该存入设定值与该设定值相同时，送出一重置信号；当从该数个输入输出装置的缓存器所取出的该存入设定值与该设定值不同时，送出一系统暂停信号，该烧录机过程与结果显示电路的计时电路随即停止。
6.如权利要求1所述的外围零件连接接口烧录机卡，其特征在于，该重置信号是通过该外围零件连接接口总线使计算机重新开机。
7.如权利要求1所述的外围零件连接接口烧录机卡，其特征在于，该计时电路是由系统开机时的脉冲所致能，包括一定时器，由数个计数器及闩锁器所组成，用于产生一时间时脉和一秒及一分及一小时信号；及一显示电路，用于显示该秒及该分及该小时信号。
8.如权利要求1所述的外围零件连接接口烧录机卡，其特征在于，该烧录机次数与系统当机显示电路是由该重置脉冲所致能，包括一周期计数器，用于计算该重置脉冲数为一测试周期数；两个栓锁电路，分别与该周期计数器相连接，用于栓锁两个时间点的该测试周期数；一比较电路，与该两个栓锁电路相连接，用于比较该两个时间点的该测试周期数，以送出一比较结果信号；及一显示电路，用于显示该测试周期数与该测试结果信号。
9.如权利要求8所述的外围零件连接接口烧录机卡，其特征在于，该两个时间点的该测试周期数相同时，该比较电路送出一警示信号。
10.如权利要求9所述的外围零件连接接口烧录机卡，其特征在于，该警示信号是由一蜂鸣器或一发光二极管所发出。
11.如权利要求8所述的外围零件连接接口烧录机卡，其特征在于，该显示电路包括一测试周期显示器与一系统当机显示器。
12.如权利要求11所述的外围零件连接接口烧录机卡，其特征在于，该测试周期显示器是显示测试所经过的时间。
全文摘要
本发明有关一种外围零件连接接口烧录机卡，它由一烧录机测试电路与一烧录机过程与结果显示电路所组成，通过烧录机测试电路所提供的烧录机测试程序，针对主机板当中的输入输出设备逐一检查其缓存器的存取状态，每次检查完后送出一个重置脉冲，即可达到完全烧录机目的；本发明运用一显示电路以显示烧录机的时间以及烧录机过程当中是否有当机情形，运用本发明，测试人员可直接目测烧录机测试的工作状态以及烧录机进行的进度。
文档编号G06F11/34GK1428703SQ01143989
公开日2003年7月9日 申请日期2001年12月24日 优先权日2001年12月24日
发明者詹益新, 张香玮 申请人:神达电脑股份有限公司