Lpc总线检测系统及方法
【专利摘要】一种LPC总线检测系统，包括一用于检测主板上的LPC总线的可编程逻辑器件，所述可编程逻辑器件包括一与所述LPC总线相连的检测模组及一与所述检测模组相连的嵌入式的块RAM，所述检测模组对所述LPC总线上传输的信号进行解码，并将解码后的数据保存至所述嵌入式的块RAM中。本发明还揭露了一种基于上述LPC总线检测系统的检测方法。本发明LPC总线检测系统及方法对LPC总线上传输的信号进行解码后的数据保存至可编程逻辑器件的嵌入式的块RAM中，可节约可编程逻辑器件的分散式RAM资源。
【专利说明】LPC总线检测系统及方法
【技术领域】
[0001] 本发明涉及一种LPC (Low Pin Count，低引脚数的接口规范）总线检测系统及方 法。
【背景技术】
[0002] 传统的服务器主板上装有一可编程逻辑器件，所述可编程逻辑器件与主板上的 LPC总线相连，用于检测LPC总线上传输的信号。传统的LPC总线检测系统及方法是利用 可编程逻辑器件的分散式的可编程设计的RAM (Random Access Memory，随机存取内存)资 源，对LPC总线上的信号进行解码后保存到分散式的可编程设计的RAM中。然而，所述可编 程设计的RAM资源十分有限，有时不能满足检测LPC总线的需要。
【发明内容】
[0003] 鉴于以上内容，有必要提供一种能节约可编程设计逻辑资源的LPC总线检测系统 及方法。
[0004] 一种LPC总线检测系统，包括一用于检测主板上的LPC总线的可编程逻辑器件，所 述可编程逻辑器件包括一与所述LPC总线相连的检测模组及一与所述检测模组相连的嵌 入式的块RAM，所述检测模组对所述LPC总线上传输的信号进行解码，并将解码后的数据保 存至所述嵌入式的块RAM中。
[0005] 在一实施方式中，所述检测模组包括一检测单元、一解码单元及一比较单元；所述 检测单元用于检测所述LPC总线上传输的信号；所述解码单元将所述检测单元检测到的信 号进行解码，并将解码后的数据保存至所述嵌入式的块RAM中；所述比较单元将解码后的 数据与预设的参数做比较，从而判断LPC总线上传输的信号是否出错。
[0006] 在一实施方式中，所述LPC总线连接于一南桥芯片及一 I/O芯片之间；所述南桥芯 片通过DMI总线与所述主板上的北桥芯片相连；及所述北桥芯片通过前端总线与所述主板 上的CPU相连，所述北桥芯片通过PCI总线与一显卡相连。
[0007] 在一实施方式中，所述可编程逻辑器件为一 CPLD。
[0008] 在一实施方式中，所述可编程逻辑器件为一 FPGA。
[0009] 一种LPC总线检测方法，包括以下步骤：利用一可编程逻辑器件的检测单元对一 主板上的LPC总线上传输的信号进行解码；及将解码后的数据保存至所述可编程逻辑器件 的嵌入式的块RAM。
[0010] 在一实施方式中，所述LPC总线检测方法还包括在对LPC总线上的信号进行解码 之前判断所述LPC总线是否处于读或写状态的步骤。
[0011] 在一实施方式中，如果所述LPC总线处于写状态，所述检测单元从所述LPC总线解 码出相应的位址和数据，并将该解码出的数据写入嵌入式的块RAM内。
[0012] 在一实施方式中，所述LPC总线检测方法还包括将解码后的数据与预设的参数做 比较从而判断LPC总线上传输的信号是否出错的步骤。
[0013] 在一实施方式中，如果所述LPC总线处于读状态，所述LPC总线将嵌入式的块RAM 内的数据从相应位址读出来，并驱动到LPC总线上。
[0014] 与现有技术相比，上述LPC总线检测系统及方法对LPC总线上传输的信号进行解 码后的数据保存至可编程逻辑器件的嵌入式的块RAM中，可节约可编程逻辑器件的分散式 RAM资源。
【专利附图】
【附图说明】
[0015] 图1是本发明LPC总线检测系统一较佳实施方式的组成图。
[0016] 图2是图1中可编程逻辑器件的检测模组的具体组成图。
[0017] 图3是本发明LPC总线检测方法一较佳实施方式的流程图。
[0018] 主要元件符号说明
【权利要求】
1. 一种LPC总线检测系统，包括一用于检测主板上的LPC总线的可编程逻辑器件，其特 征在于：所述可编程逻辑器件包括一与所述LPC总线相连的检测模组及一与所述检测模组 相连的嵌入式的块RAM，所述检测模组对所述LPC总线上传输的信号进行解码，并将解码后 的数据保存至所述嵌入式的块RAM中。
2. 如权利要求1所述的LPC总线检测系统，其特征在于：所述检测模组包括一检测单 元、一解码单元及一比较单元；所述检测单元用于检测所述LPC总线上传输的信号；所述解 码单元将所述检测单元检测到的信号进行解码，并将解码后的数据保存至所述嵌入式的块 RAM中；所述比较单元将解码后的数据与预设的参数做比较，从而判断LPC总线上传输的信 号是否出错。
3. 如权利要求1所述的LPC总线检测系统，其特征在于：所述LPC总线连接于一南桥 芯片及一 I/O芯片之间；所述南桥芯片通过DMI总线与所述主板上的北桥芯片相连；及所 述北桥芯片通过前端总线与所述主板上的CPU相连，所述北桥芯片通过PCI总线与一显卡 相连。
4. 如权利要求1所述的LPC总线检测系统，其特征在于：所述可编程逻辑器件为一 CPLD。
5. 如权利要求1所述的LPC总线检测系统，其特征在于：所述可编程逻辑器件为一 FPGA。
6. -种LPC总线检测方法，包括以下步骤： 利用一可编程逻辑器件的检测单元对一主板上的LPC总线上传输的信号进行解码；及 将解码后的数据保存至所述可编程逻辑器件的嵌入式的块RAM。
7. 如权利要求6所述的LPC总线检测方法，其特征在于：所述LPC总线检测方法还包 括在对LPC总线上的信号进行解码之前判断所述LPC总线是否处于读或写状态的步骤。
8. 如权利要求7所述的LPC总线检测方法，其特征在于：如果所述LPC总线处于写状 态，所述检测单元从所述LPC总线解码出相应的位址和数据，并将该解码出的数据写入嵌 入式的块RAM内。
9. 如权利要求8所述的LPC总线检测方法，其特征在于：所述LPC总线检测方法还包 括将解码后的数据与预设的参数做比较从而判断LPC总线上传输的信号是否出错的步骤。
10. 如权利要求7所述的LPC总线检测方法，其特征在于：如果所述LPC总线处于读状 态，所述LPC总线将嵌入式的块RAM内的数据从相应位址读出来，并驱动到LPC总线上。
【文档编号】G06F11/22GK104123204SQ201310142144
【公开日】2014年10月29日 申请日期:2013年4月23日 优先权日:2013年4月23日
【发明者】喻明 申请人:鸿富锦精密工业（深圳）有限公司, 鸿海精密工业股份有限公司