Soc芯片lvds接口测试方法及装置制造方法
【专利摘要】本发明涉及LVDS接口【技术领域】，提供一种SOC芯片LVDS接口测试方法，将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号，再对TTL电平的并行信号进行测试。同时提供一种SOC芯片LVDS接口测试装置，包括用于将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号的LVDS接收器，及用于对TTL电平的并行信号进行测试的可编程逻辑器件。本发明的测试装置价格低廉，与现有的ATE测试平台相比具有明显的价格优势，大大降低了测试成本。
【专利说明】SOC芯片LVDS接口测试方法及装置
【技术领域】
[0001 ] 本发明涉及LVDS接口【技术领域】，尤其涉及集成在SOC芯片中的LVDS接口的测试方法。
【背景技术】
[0002]LVDS(Low Voltage Differential Signaling)接口是一种低压差分信号接口，利用非常低的电压摆幅在两条PCB走线或一对平衡电缆上通过差分进行数据传输，具备高速率、低噪声、低功耗等特点，广泛应用于各种消费类电子如pad、mp4、导航仪等产品的显示器中。LVDS接口电路包括两部分:驱动板侧的LVDS输出接口电路即LVDS发送器和液晶面板侧的LVDS输入接口电路即LVDS接收器。
[0003]随着系统集成技术的发展，目前各种消费类电子均采用SOC (System on Chip)设计技术，将其应用电子系统包括微处理器、存储器、接口等模块全部集成在一个芯片当中，我们称其为SOC芯片。LVDS输出接口电路也集成在SOC芯片当中，通过SOC芯片内部设置实现LVDS发送器的功能，发送低压串行差分信号。因此在对SOC芯片的量产测试中，就包括了对其上所集成的LVDS接口的测试。
[0004]SOC芯片LVDS接口输出信号为1.2V左右的低电压，只有350mV电压摆幅，且是高速差分信号，直接对其测试非常困难，目前对SOC芯片LVDS接口的测试通常需要借助中高端ATE (Automatic Test Equipment)测试平台来实现,通过编写逻辑代码及测试向量实现测试。该测试平台价格高昂，通常需要花费几十万元以上，造成较高的测试成本；同时，对逻辑代码及测试向量的编写较为复杂，因此测试效率低下。
【发明内容】
[0005]本发明要解决的技术问题是:提供一种能够低成本、简单、高效实现SOC芯片LVDS接口测试的方法及装置。
[0006]为解决上述技术问题，本发明提供一种SOC芯片LVDS接口测试方法，包括以下步骤:
[0007]将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号；
[0008]对TTL电平的并行信号进行测试。
[0009]进一步地，所述TTL电平的并行信号包括RGB信号及频率信号，所述频率信号包括主频信号、行同步信号、场同步信号及使能信号。
[0010]进一步地，所述对TTL电平的并行信号进行测试的步骤包括:
[0011 ] 对RGB信号电平状态进行比对；
[0012]对主频信号、行同步信号、场同步信号及使能信号进行频率测试。
[0013]进一步地，在所述将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号的步骤之前还包括以下步骤:
[0014]配置LVDS发送器按照固定格式发送数据；[0015]设置主频信号、行同步信号、场同步信号及使能信号的频率大小；
[0016]设置参考频率；
[0017]设置测试所需标准数据。
[0018]进一步地，LVDS发送器发送的数据包括0x00a5a5a5和0x005a5a5a。
[0019]进一步地，所述设置测试所需标准数据的步骤包括:
[0020]预存与RGB电平状态进行比对的标准数据；
[0021 ] 预存参考频率计数的目标数；
[0022]根据频率信号的频率大小计算其对应于参考频率计数目标数的标准计数。
[0023]进一步地，所述对主频信号、行同步信号、场同步信号及使能信号进行频率测试的步骤包括:
[0024]对参考频率和被测频率信号同时开始计数；
[0025]参考频率计数达到目标数时停止计数；
[0026]得到此时被测频率信号的实际计数；
[0027]比对被测频率信号的实际计数与标准计数；
[0028]如果实际计数与标准计数相等或在标准计数允许误差范围内，则测试通过。
[0029]进一步地，所述设置测试所需标准数据的步骤包括:
[0030]预存与RGB电平状态进行比对的标准数据；
[0031]设置参考频率为计数器输入时钟；
[0032]根据频率信号的频率大小计算其一个周期内高、低电平所对应的输入时钟的标准计数。
[0033]进一步地，所述对主频信号、行同步信号、场同步信号及使能信号进行频率测试的步骤包括:
[0034]将被测信号一个周期内的高电平和低电平作为计数允许信号，分别得到被测信号一个周期内高、低电平所对应的输入时钟的实际计数；
[0035]比对实际计数与标准计数；
[0036]如果实际计数与标准计数相等或在标准计数允许误差范围内，则测试通过。
[0037]本发明提供一种SOC芯片LVDS接口测试装置，包括:用于将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号的LVDS接收器，及用于对TTL电平的并行信号进行测试的可编程逻辑器件。
[0038]与现有技术相比，本发明通过LVDS接收器将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号，再通过可编程逻辑器件对TTL电平的并行信号进行测试，达到对集成在SOC芯片中的LVDS接口进行测试的目的。本发明的测试装置采用LVDS接收器及可编程逻辑器件搭建而成，价格低廉，与ATE测试平台相比具有明显的价格优势，大大降低了测试成本；对可编程逻辑器件中逻辑代码的编写较ATE测试平台中逻辑代码及测试向量的编写更为简单，同时，测试采用固定数值的测试数据，更进一步简化了测试过程，使测试过程更高效。
【专利附图】
【附图说明】
[0039]图1是本发明测试装置的原理图；[0040]图2是本发明测试装置的电路框架图；
[0041]图3是本发明测试方法的流程图；
[0042]图4是本发明积分模式频率测试方法的流程图；
[0043]图5是本发明微分模式频率测试方法的流程图；
[0044]图6是本发明积分模式频率测试模块框架图。
【具体实施方式】
[0045]下面结合说明书附图和【具体实施方式】对本发明作进一步的描述。
[0046]如图1、图2所示，SOC芯片LVDS接口测试装置包括LVDS接收器I和可编程逻辑器件 2,可编程逻辑器件 2 可米用 CPLD (Complex Programmable Logic Device)或 FPGA(Field — Programmable Gate Array)。LVDS接收器I将集成在SOC芯片中的LVDS发送器输出的LVDS串行信号转换成TTL电平的并行信号，再通过可编程逻辑器件2对TTL电平的并行信号进行测试，测试完毕，向SOC芯片返回测试结果。
[0047]TTL电平的并行信号包括24bit RGB信号和4路频率信号，其中24bit RGB信号包括RO?7、GO?7、BO?7，4路频率信号包括主频信号LCLK、行同步信号HSYNC、场同步信号VSYNC及使能信号DE。
[0048]可编程逻辑器件2包括RGB信号测试模块3及频率测试模块4。RGB信号测试模块3用于对其接收到的24bit RGB信号进行比对；频率测试模块4用于对其接收到的4路频率信号进行频率测试。
[0049]在对RGB信号进行比对及对频率信号进行频率测试之前，需要通过SOC芯片对集成在其上的LVDS发送器进行配置，即配置LVDS发送器的寄存器，包括对主频信号LCLKJf同步信号HSYNC、场同步信号VSYNC、使能信号DE的频率大小进行设置，以及对LVDS发送器发送的数据进行设置，使其按照固定格式发送数据；需要设置用于频率测试的参考频率；还需要对测试所需的标准数据进行设置，包括在RGB信号测试模块3的寄存器中预存与RGB信号电平状态进行比对的标准数据以及进行频率测试所需的标准数据。
[0050]参考图3，本发明的测试方法包括以下步骤:
[0051]S101，配置LVDS发送器按照固定格式发送数据；
[0052]S102，设置主频信号、行同步信号、场同步信号及使能信号的频率大小；
[0053]S103，设置参考频率；
[0054]S104,设置测试所需标准数据；
[0055]S105，将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行
信号;
[0056]S106，对RGB信号电平状态进行比对；
[0057]S107，对主频信号、行同步信号、场同步信号及使能信号进行频率测试；
[0058]S108，返回测试结果。
[0059]可编程逻辑器件2接收到LVDS接收器I转换出的24bit RGB信号后，其内部的RGB信号测试模块3将该信号电平状态与预存的标准数据进行比对，两者相同，则RGB信号无误。如果可编程逻辑器件接收到的是变化的数据，那么比对起来非常繁琐，为了进一步简化测试，设置LVDS发送器发送的数据为固定数值0x00a5a5a5和0x005a5a5a，相应地，在可编程逻辑器件的寄存器中预存与LVDS发送器拟发送数据相对应的标准数据0x00aa5965和0x0055a69a，该对应关系取决于LVDS接收器对数据转换的固有格式，查询LVDS接收器datasheet即可获知。LVDS发送器先后发送两组固定的数据0x00a5a5a5和0x005a5a5a,通过LVDS接收器分别转换为24bit并行的RGB数据0x00aa5965和0x0055a69a，可编程逻辑器件先后接收到这两组数据并与其预存的两组标准数据分别进行比对，比对结束，可编程逻辑器件向SOC芯片返回测试结束信号及测试结果信号，如果两组数据比对均相等，则测试通过。之所以设置LVDS发送器输出的两组数据分别为0x00a5a5a5和0x005a5a5a，是因为这两组数据对应位的电平状态刚好相反，两组数据用二进制表示分别为:101001011010010110100101 和 010110100101101001011010，通过两组数据的测试，即可涵盖RGB信号每一位的0/1状态。当然也可设置LVDS发送器发送其他数据进行测试，但发送上述两组数据可以在简化测试的同时保证测试的全面性。
[0060]对频率信号的测试分为基于积分模式和基于微分模式两种不同的方法，基于积分模式的频率测试方法用于测试较高频率的频率信号，而基于微分模式的频率测试方法用于测试较低频率的频率信号。
[0061]参考图4，在运用基于积分模式的方法进行频率测试之前，需对频率测试所需标准数据进行如下设置:
[0062]S201，预存参考频率计数的目标数；
[0063]S202，根据频率信号的频率大小计算其对应于参考频率计数目标数的标准计数。
[0064]其具体的测试步骤包括:
[0065]S203，对参考频率和被测频率信号同时开始计数；
[0066]S204,参考频率计数达到目标数时停止计数；
[0067]S205，得到此时的被测频率信号的实际计数；
[0068]S206，比对被测频率信号的实际计数与标准计数；
[0069]S207，如果实际计数与标准计数相等或在标准计数误差允许范围内，则测试通过;
[0070]S208，否则测试失败。
[0071]参考图5，在运用基于微分模式的方法进行频率测试之前，需对频率测试所需标准数据进行如下设置:
[0072]S301，设置参考频率为计数器输入时钟；
[0073]S302，根据频率信号的频率大小计算其一个周期内高、低电平所对应的输入时钟的标准计数。
[0074]其具体的测试步骤包括:
[0075]S303，将被测信号一个周期内的高电平和低电平作为计数允许信号，分别得到被测信号一个周期内高、低电平所对应的输入时钟的实际计数；
[0076]S304,比对实际计数与标准计数；
[0077]S305，如果实际计数与标准计数相等或在标准计数误差允许范围内，则测试通过;
[0078]S306，否则测试失败。
[0079]为实现上述频率测试方法，频率测试模块4内设置有用于对频率电平进行计数的计数器，及用于存储频率电平计数的寄存器。现以基于积分模式的频率测试方法对主频信号LCLK的测试为例对本发明的频率测试给出具体说明。如图2所示，本发明的测试装置还包括晶振5，用于向可编程逻辑器件提供参考频率，本实施例选定的晶振频率为10MHz，也可选用其他频率的晶振或对其设置系数进行分频或者倍频。
[0080]如图2所示，SOC芯片输出CLEAR和START信号用于控制可编程逻辑器件2中的频率测试模块4动作，可编程逻辑器件2在频率测试结束后向SOC芯片返回测试结束信号和测试结果信号。参考图6，LCLK为被测频率信号；CLEAR为清除信号，用于控制频率测试模块的计数器清零；START为开始计数信号；EXTCLK为参考频率信号；LCLKNUM、LCLKNUM_HIGH及LCLKNUM_LOW均为频率电平计数寄存器，分别用于存储参考频率计数的目标数、被测频率信号计数的上限值及被测频率信号计数的下限值；LCLK_RESULT为测试结果信号；LCLK_END为测试结束信号。对于基于微分模式的频率测试方法，则需要设置用于对参考频率进行计数的计数器，及用于存储被测频率信号一个周期内高、低电平所对应的参考频率实际计数的寄存器。
[0081 ] 假设被测频率信号LCLK标准值为85MHz，EXTCLK为IOMHz参考频率信号，如果设置LCLKNUM为1000，即参考频率计数的目标数为1000，理论上当参考频率计数达到1000时，被测频率LCLK的计数应为8500，如果允许频率测试误差为1%，则其计数应在8415?8585 之间，即 LCLKNUM_L0W应为 8500-85=8415，LCLKNUM_HIGH应为 8500+85=8585。可编程逻辑器件2接收到SOC芯片发出的START信号，其频率测试模块4的计数器开始对参考频率信号EXTCLK及被测频率信号LCLK计数，参考频率信号EXTCLK计数达到1000时停止计数，判断此时被测频率信号LCLK的频率电平计数寄存器数值是否在8415?8585范围内，如果是，则测试通过，将LCLK_RESULT信号置为高电平，反之测试不通过，将LCLK_RESULT信号置为低电平，SOC芯片读取LCLK_END信号，如果为高电平，则表示频率测试结束，可以读取LCLK_RESULT信号，得到LVDS接口频率信号的测试结果。
[0082] 频率测试模块4包括4个单独的如图6所示的频率测试电路，分别用于对4路频率信号进行测试。它们接收同一个START信号，同时开始测试；测试结束信号可以是单独的，也可以共用，采用简单的与或逻辑设置即可。
【权利要求】
1.一种SOC芯片LVDS接口测试方法，其特征在于，包括以下步骤: 将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号； 对TTL电平的并行信号进行测试。
2.根据权利要求1所述的SOC芯片LVDS接口测试方法，其特征在于，所述TTL电平的并行信号包括RGB信号及频率信号，所述频率信号包括主频信号、行同步信号、场同步信号及使能信号。
3.根据权利要求2所述的SOC芯片LVDS接口测试方法，其特征在于，所述对TTL电平的并行信号进行测试的步骤包括: 对RGB信号电平状态进行比对； 对主频信号、行同步信号、场同步信号及使能信号进行频率测试。
4.根据权利要求3所述的SOC芯片LVDS接口测试方法，其特征在于，在所述将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号的步骤之前还包括以下步骤: 配置LVDS发送器按照固定格式发送数据； 设置主频信号、行同步信号、场同步信号及使能信号的频率大小； 设置参考频率； 设置测试所需标准数据。
5.根据权利要求4所述的SOC芯 片LVDS接口测试方法，其特征在于，LVDS发送器发送的数据包括 0x00a5a5a5 和 0x005a5a5a。
6.根据权利要求4所述的SOC芯片LVDS接口测试方法，其特征在于，所述设置测试所需标准数据的步骤包括: 预存与RGB电平状态进行比对的标准数据； 预存参考频率计数的目标数； 根据频率信号的频率大小计算其对应于参考频率计数目标数的标准计数。
7.根据权利要求6所述的SOC芯片LVDS接口测试方法，其特征在于，所述对主频信号、行同步信号、场同步信号及使能信号进行频率测试的步骤包括: 对参考频率和被测频率信号同时开始计数； 参考频率计数达到目标数时停止计数； 得到此时被测频率信号的实际计数； 比对被测频率信号的实际计数与标准计数； 如果实际计数与标准计数相等或在标准计数允许误差范围内，则测试通过。
8.根据权利要求4所述的SOC芯片LVDS接口测试方法，其特征在于，所述设置测试所需标准数据的步骤包括: 预存与RGB电平状态进行比对的标准数据； 设置参考频率为计数器输入时钟； 根据频率信号的频率大小计算其一个周期内高、低电平所对应的输入时钟的标准计数。
9.根据权利要求8所述的SOC芯片LVDS接口测试方法，其特征在于，所述对主频信号、行同步信号、场同步信号及使能信号进行频率测试的步骤包括:将被测信号一个周期内的高电平和低电平作为计数允许信号，分别得到被测信号一个周期内高、低电平所对应的输入时钟的实际计数； 比对实际计数与标准计数； 如果实际计数与标准计数相等或在标准计数允许误差范围内，则测试通过。
10.一种SOC芯片LVDS接口测试装置，其特征在于，包括:用于将集成在SOC芯片中的LVDS发送器输出的串行信号转换为TTL电平的并行信号的LVDS接收器，及用于对TTL电平的并行信号进行测试的可编程逻辑器件。
【文档编号】G06F11/22GK103559110SQ201310535730
【公开日】2014年2月5日 申请日期:2013年11月1日 优先权日:2013年11月1日
【发明者】钟汝军, 陈荣志, 杜联平 申请人:珠海全志科技股份有限公司