高带宽芯片间通信接口方法和系统的制作方法
【专利说明】高带宽芯片间通信接口方法和系统
[0001] 相关申请的夺叉引用
[0002] 本申请要求申请号为61/763,403,申请日为2013年2月11日的美国临时申请的 优先权，并通过引用将其内容整体并入本文。
[0003] 以下参考文献通过引用整体并入本文，以供所有目的之用。
[0004][0005][0006] 申请号为13/030,027,申请日为2011年2月17日，发明人为Harm Cronie，Amin Shokrollahi以及Armin Tajalli，名称为《利用稀疏信令码进行抗噪声干扰、高引脚利用 率、低功耗通讯的方法和系统》的美国专利申请（下称"Cronie III"）；
[0007] 临时申请号为61/753,870,申请日为2013年1月17日以及非临时申请号为 14/158,452,申请日为 2014年 1 月 17 日，发明人为 John Fox，Brian Holden，Peter Hunt， John D Keay，Amin ShokrolIahi，Richard Simpson，Anant Singh, Andrew Kevin John Stewart和Giuseppe Surace，名称为《低同步开关噪声芯片间通信方法和系统》的美国专 利申请（下称"Fox I"）。
【背景技术】
[0008] 在通信系统中，信息可从某一物理位置传输至另一物理位置。并且对于此类信息 传输，人们一般要求其可靠、快速、且消耗的资源最少。串行通信链路为最常见的信息传输 手段之一，其可为基于以地面或其他常见参照物为相对参照的单线电路，也可为基于以地 面或其他常见参照物为相对参照的多个此类电路，还可为基于相互间互为相对参照的多个 电路。
[0009] 上述后者的一例中使用差分信令（DS)。差分信令的工作原理为，在一条线路上发 送一个信号，而且在该线路的配对线路上发送上述信号的相反信号。其中，信号信息由此 两条线路之间的差值，而非其相对于地面或其它固定参照物的绝对值表示。相较于单端信 令（SES)，差分信令可抵消串扰和其它共模噪声，从而增强原始信号在接收端的恢复能力。 现有的多种信令方法可在保持差分信令的有益性能的同时，实现优于差分信令的引脚利用 率。许多此类方法的工作原理在于，同时使用多于两条线路，在每条线路上均使用二进制信 号，且将信息映射为多组比特。
[0010]向量信令是一种信息发送方法。通过向量信令，多条线路中的多个信号在保持每 个信号的独立性的同时可视为一个整体。其中，上述整体信号中的每一个均称为分量，所述 多条线路的数量称为向量的"维数"。然而，在一些实施方式中，与差分信令对的情况一样， 某一线路中的信号完全取决于另一线路中的信号。因此，在某些情况下，所述向量维数指的 是多条线路中信号的自由度的数量，而非所述多条线路的数量。
[0011] 在二进制向量信令中，每一分量具有坐标值（或简称"坐标"），该坐标值为两个可 能取值当中的一个。举例而言，可将8条单端信号线视为一个整体，其中，每个分量/线路 的取值为信号周期两值中的一值。那么该二进制向量信令的一个"码字"即对应所述整体 分量/线路组的其中一个可能状态。对于一个给定的向量信令编码方案，有效可取码字的 集合称为"向量信令码"或"向量信令码集"。"二进制向量信令码"即为将信息比特映射至 二进制向量的一种映射方法和/或一组规则。
[0012] 在非二进制向量信令中，每个分量的坐标值选取自由多于两个的可能取值组成的 组。"非二进制向量信令码"则指将信息比特映射至非二进制向量的一种映射方法和/或一 组规则。
[0013] Cronie I，Cronie II，Cronie III和Fox I中均描述了向量信令方法的实施例。
【发明内容】
[0014] 在至少一种实施方式中，本发明提供在物理信道中发送数据的方法和装置，该方 法和装置可提供以低功耗实现高总带宽的高速低延迟接口，从而实现多芯片系统中各集成 电路芯片的互连。在一些实施例中，可使用不同的电压、电流等电平实现信令，而且还可使 用两个以上的电平，例如，每线信号采用三个值的三进制矢量信令码。
[0015] 此《
【发明内容】
》部分为以下《【具体实施方式】》中所描述概念的选择性简述，此《发明 内容》部分的目的并不在于指出权利要求所述技术方案的关键或必要技术特征，也不在于 辅助确定权利要求的范围。通过查阅以下《【具体实施方式】》的内容以及附图，本领域技术人 员可清楚了解本发明的其他目的和/或优点。
【附图说明】
[0016] 以下，通过参考附图，描述本发明的各个实施例。其中，本文及附图中通篇以相同 的数字标注类似元件或构件。
[0017] 图1为本发明至少一种实施方式中由发射装置、互连结构及接收装置组成的例示 系统框图。
[0018] 图2为本发明至少一种实施方式中双向芯片接口框图。
[0019] 图3为在本发明至少一种实施方式中三进制驱动电路示意图。
[0020] 图4和图4A为本发明的至少一种实施方式中线路接收器电路示意图。
[0021] 图5为本发明至少一种实施方式中由5b6w_RS编码的系统的眼图。
[0022] 图6为本发明至少一种实施方式中5b6w编码器示意图。
[0023] 图7为本发明至少一种实施方式中5b6w解码器示意图。
[0024] 图8B为本发明的至少一种实施方式中使用TLT(4, 1)-RS编码的系统框图。作为 比较，图8A为现有多线接口框图。
[0025] 图9A和9B为本发明至少一种实施方式中三进制低摆幅驱动器和三进制线路接收 器电路示意图。
[0026] 图10为本发明至少一种实施方式中通过硅中介层互连的集成电路装置示意图。
【具体实施方式】
[0027] 虽然将多个完整系统集成至单一集成电路的技术能力在不断提高，但是多芯片系 统及子系统仍保留着其显著的技术优势。将一个大的系统分割为多个芯片级元件，可允许 每个芯片由其自身的最优化工艺制造，从而获得更高的电压容差、更小的漏电率、更高的晶 体管增益等优化性能。同时，较小芯片的良品率较高，因此可降低系统成本。此外，少数此 类最优化芯片可以以多种方式组合，从而形成多种集成系统，其中，各个芯片可独立修改， 而且还允许在系统集成时添加客户专用功能。
[0028] 上述分割的一大难点在于如何找出子系统间的既能以所期望的方式分割各实施 功能又能实现良好定义的可实施界面的分界点。传统工艺中，将需要高带宽和/或低延迟 的互连功能的分割方式排除在外。这是因为，此类分割方式对应于复杂的物理接口，该接口 需使用成百上千个不同的引脚和导线，而且需使用可造成高功耗的I/O驱动器和接收器。
[0029] 现今已有多种解决方案可缓解此类制约因素。倒装芯片或穿通芯片的互连结构所 使用的微球连接方式允许在每个芯片上形成成百上千个连接点。硅中介层等芯片载体可在 每毫米尺寸上提供数百个具有严格控制的信号路径布线以及毫米级芯片间通信距离上稳 定的传输线路特性的信号线路。因此，一旦上述接口的功耗、复杂性以及其他在电路实施上 的问题得到解决，则可实现可支持高带宽芯片间连接的物理基础结构。
[0030] 出于说明而非限制目的，假设此处描述的本发明至少一些方面的例示性实施方式 的系统环境具有：
[0031] ?连接至少两个集成电路（IC)芯片的至少一个通信接口，其中，所述芯片至少形 成一个发射器和一个接收器，在一些实施例中，所述通信接口由具有100条或更少线路的 互连结构所支持；
[0032] ?至少连接所述两IC芯片的硅中介层器件，其中，所述硅中介层器件使用微凸点 或微球阵列连接体，所述连接体具有约为100线/_的布线密度以及可控阻抗、可控偏移 (controlled-scew)、毫米级的器件间信号路径；
[0033] ?至少约500GB/秒的上述通信接口总带宽；
[0034] ?在如通用40纳米集成电路工艺的中等水平工艺技术节点中，小于约250毫瓦的 所述通信接口发射器及接收器工作状态下的总功耗。
[0035] 图10为本发明在上述系统环境中至少一种实施方式下连接至少两个集成电路芯 片的例示硅中介层的示意图。硅中介层101包括用于连接至硅芯片1 1002和硅芯片2 1004 的微凸点1006。硅中介层1010可包括用于连接至与封装衬底1014相连接的倒装芯片凸点 1012的硅通孔（TSV)。
[0036] 应该注意的是，对于阻抗匹配式"传输线路"方案和高阻抗非端接总线方案而言， 都存在着合适的带宽、引脚数及通信距离的组合。如下文所述，本发明的至少一种实施方式 采用低摆幅电流模式逻辑引脚驱动器和与发射器和接收器均端接的互连线。同样如下文所 述，本发明的至少一种实施方式采用CMOS式引脚驱动器和高阻抗非端接互连线。
[0037] 不失一般性而言，此处将器件间的物理接口描述为集成电路器件之间的点对点接 线连接，而且可选地包括多个器件的多分支总线互连。在一种实施方式中，采用硅中介层实 现芯片间连接。在另一种实施方式中，采用高密度低阻抗印刷电路板实现芯片间连接。
[0038] 其他实施方式采用具有通孔键合或倒装芯片键合的芯片间直接连接方式。另外其 他的实施方式可采用不同的信令电平、连接拓扑结构、端接方式，和/或其他物理接口，包 括光学式、电感式、电容式或电气式互连。类似地，虽然为了描述的清晰性，只给出了从发射 器至接收器的单向通信的实施例，但使用组合发射器-接收器的实施方式以及使用双向通 信的实施方式同样属于本发明的范围之内。
[0039] igji
[0040] 出于描述而非限制目的，除非另有说明，还假设本发明的至少一些方面的例示实 施方式进一步具有如下特征：
[0041] ?技术：台积电通用40纳米工艺（TSMC 40GP)或同等中等水平工艺
[0042] · Vdd = 0. 9V
[