保留 一个历史时钟，并将待传输数据变化编码为相对于该历史数据的变化量。对于编码器而言， 其对每条线路的状态所实施的操作越少，则越有效。
[0133] 操作时，编码器可以下述方式运行：对于给定的三个比特a，b，c以及历史向量 (x[0]，x[l]，x[2]，x[3])，其中，该向量的各个元素为三进制值且可从集合{0, 1，2}中选 取，如果（a, b，c)不为（0, 0, 0)，编码器将值X [a+2 X b]变为（X [a+2 X b] + (c+1))对3取余后 的余数，而如果（a，b，c) = (0, 0, 0)，则不使该值发生任何变化。在使用低摆幅的情况下，当 线路值从状态〇变化至状态2 (或相反）时产生最差状况下SSO噪声，此时其电压从0*Vdd 变化至Vdd/2。此情况下的最差状况下SSO噪声相当于在线路中使用全摆幅非端接CMOS驱 动器时的最差状况下SSO噪声的一半。由于上述情况只发生于四条线路中的一条，因此所 述低摆幅编码技术中的最差状况下SSO噪声为全摆幅非端接CMOS驱动器的最差状况下SSO 噪声的八分之一。当然，当进一步减小摆幅时，还可进一步降低每线最大SSO噪声。
[0134] 此外，在平均线路功耗方面，所述低摆幅TLT (4, 1)码（简称TLT (4, 1)-RS码）同 样大大优于全摆幅CMOS驱动器。全摆幅CMOS驱动器的平均线路功耗为CX Vdd2X f/4,其 中，C为各线路电容，f为时钟频率。对于TLT (4, I)-RS码而言，当线路发生跃迀时，其平均 线路功耗为CXVdd2Xf/6,否则为零。由于在四线组中，当输入比特序列不为（0,0,0)时， 严格只有一条线路发生跃迀，而其他线路不发生跃迀，因此可得出TLT(4, 1)-RS码的平均 每线功耗为7XCXVdd2Xf7(6X8X4) = 7XCXVdd2Xf/192,约为非端接全摆幅CMOS驱 动器平均每线功耗的14.6%。
[0135] 在TLT (4, 1)码的低摆幅形制（即TLT (4, D-RS码）中，峰值每线SSO噪声为单端 信令峰值每线SSO噪声的1/8,即12. 5%。
[0136] 已知已有等同于所述TLT(4, 1)-RS编码器的其他实施方式，例如采用其他数据跃 迀-编码值映射方式以及/或者采用其他确定数据跃迀方式的实施方式。
[0137] 跃讦码重詈
[0138] 跃迀码的使用还存在两个相关议题。第一个议题在于，当总线的使用频率较低时， 如何保证其两端所用历史值之间的协调性。第二个议题在于当总线闲置时，如何保证线路 中跃迀的最小化。
[0139] 对于持续运行的总线而言，保证总线两端历史值为相同值不成为一个问题。有多 种通过将FIR的历史值重置为已知值的解决方案用于解决跃迀码数据总线闲置时的问题。
[0140] 使用跃迀码时的所述第二个议题在于如何很好地控制闲置/无操作总线上的值。 由于使用跃迀码的重点在于使总线上的跃迀最小化，因此保证闲置总线上不发生跃迀非常 重要。由于多数总线大部分时间处于所述闲置/不运行状态，所以此状态下消耗的功耗对 于系统总功耗而言是首当其冲的。
[0141] TLT (4, D-RS 框图
[0142] 图8B为TLT (4, 1)-RS接口的框图。作为比较，图8A为现有多线接口框图。
[0143] 应当注意的是，TLT(4, 1)-RS中用于组成FIR滤波器（或同等的跃迀编码逻辑电 路）的额外历史触发器位于主数据路径的外部，因此并不额外产生任何数据路径延迟。因 此，例如图8B所示TLT(4, 1)-RS的实施方式同样适用于与例如图8A所示现有接口相同的 通用系统配时计划。虽然图8B所示TLT (4, 1)-RS的实施方式需要额外的时序容限，但无需 其他时钟周期。
[0144] 在至少一种实施方式中，作为图8B所示接收器的一种变体，解码器紧邻三进制接 收器设置于其下游。
[0145] 启动筧法
[0146] 本文所公开技术的直接应用可能会导致历史值初始化时产生时钟延迟问题。此问 题可通过如下方式获得缓解：例如在每次总线进入闲置状态或每次多分支总线系统中新的 处于工作状态下的发送器和/或接收器被选中时的系统重置过程中，将发送器和接收器的 历史值均初始化为已知状态。
[0147] TLT (4, D-RS发送驱动器和三讲制接收器
[0148] 在本发明的至少一种实施方式中，发送驱动器例如使用NMOS晶体管驱动低电平。 对于低摆幅TLT (4, I)-RS的中间电平和高电平，通过使用源极跟随器NMOS晶体管来达到参 考电压。图9A为此类驱动器一实施例示意图。
[0149] 在接收器端，需要对每条线路的高信号电平、中间信号电平或低信号电平进行检 测。在本发明的至少一种实施方式中，每条线路可使用两个比较器，以将该线路的信号电平 与已知参考电压进行比较。图9B为一种结构更为简单和紧凑的实施方式示意图，其使用四 个晶体管和一个参考电压构成所需要的两个信号电平指示器。此电路可在所使用的半导体 工艺可实现足够低的晶体管阈值电压时使用。
[0150] 低摆幅电平的值通常为〇、Vdd/4和Vdd/2。根据具体使用的系统电压以及半导体 工艺，可通过调整这些例示值以优化系统性能。
[0151] 在芯片上生成上述中间电平Vdd/4及高电平Vdd/2并非易事。这是因为所生成 的电平必须具有精确、波动小、功耗小的特点，而且必须在其整个负载范围内都维持这些特 性。线性稳压器虽然精确性较好，但是其功耗性能不佳。开关稳压器只有在使用高质量的无 源器件时才能在芯片上实现上述目的。在一种实施方式中，上述各电压由外部提供。在另一 种实施方式中，先由外部提供所述Vdd/2电压，而后由线性稳压器在芯片上生成所述Vdd/4 电压，从而在电压提供方式的复杂性和由于线性稳压器的使用而产生的额外功耗之间取得 平衡。
[0152] 根据计算，在所述例示系统配置中，一种使用TLT(4, 1)-RS的发送器和接收器例 示实施方式需要的功耗为167mW (通常状况下）以及305mW (快速工作状态下）。
[0153] 虽然此处实施例描述了向量信令码在点对点或多分支总线芯片间互连中的应用， 然而其不应以任何方式视为对本发明范围构成限制。本申请中所公开的方法还可以同等效 果适用于其他互连拓扑结构以及其他通信媒介，包括用于光通信、电容性通信、感应式通信 以及无线通信的媒介。因此，此处所使用的描述性词语，如"电压"和"信号电平"应视为包 括其在其他度量系统中的同等概念，如"光强"、"射频调制"等。此处所用词语"物理信号" 包括可传送信息的物理现象的所有适用形态和属性。此外，物理信号可以为有形的非暂时 性信号。
【主权项】
1. 一种用于集成电路器件互连的系统，其特征在于，包括： 一互连结构，位于至少两个集成电路器件之间且包括一个或多个互连线组，每个互连 线组对表示向量信令码的码字的信号进行传输； 一编码器，用于将发送数据字转化为所述向量信令码的发送码字； 一发送驱动器，在所述一个或多个互连线组中的一个互连线组的互连线上发出与所述 发送码字的码元对应的物理信号； 一接收器，用于对由所述发送驱动器使用的所述互连线上的物理信号进行检测，其中， 所述物理信号为所述向量信令码的接收码字的码元；以及 一解码器，用于将所述接收码字译码为接收数据字，从而实现所述至少两个集成电路 器件之间的互连。2. 如权利要求1所述系统，其特征在于，所述向量信令码为平衡码且包括由至少三个 不同值构成的组中的码元。3. 如权利要求2所述系统，其特征在于，所述发送驱动器使得在互连线组上发送的所 述平衡码的码元在交互中以被动方式生成所述互连线组的所述物理信号值中的至少一个。4. 如权利要求1所述系统，其特征在于，所述编码器用于将所述发送数据字与前一发 送数据字之间的差值编码至所述发送码字中，所述解码器用于将所述接收码字译码为使其 表示待施加至前一接收数据字以获得所述接收数据字的差值。5. 如权利要求4所述系统，其特征在于，还包括一存储器，用于将所述接收数据字保存 为用于下一轮的前一发送数据字，其中，所述存储器由与一预选码字相等的一初始值配置。6. -种在集成电路器件之间使用向量信令码传输二进制数据字的方法，其特征在于， 包括： 将所述二进制数据字编码为至少一个向量信令码字，所述向量信令码字包括由三个或 更多不同值组成的码集中的码符； 在连接一个发送集成电路器件以及至少一个接收集成电路器件的至少一个线组上发 送所述至少一个向量信令码字； 通过所述至少一个接收集成电路器件接收所述至少一个向量信令码字； 将所述至少一个向量信令码字解码为接收二进制数据字；以及 通过所述至少一个接收集成电路器件使用所述接收二进制数据字。7. 如权利要求6所述方法，其特征在于，所述向量信令码为平衡码。8. 如权利要求7所述方法，其特征在于，基于所述向量信令码为平衡码，所述被发送向 量信令码字的码符中的至少一个在传输过程中以被动方式生成。9. 如权利要求6所述方法，其特征在于，将所述二进制数据字编码包括：对当前的二进 制数据字以及前一二进制数据字之间的差值进行编码。
【专利摘要】本发明公开了在物理信道中发送数据的系统和方法，该系统和方法可提供以低功耗实现高带宽的集成电路芯片间的低延迟接口，通过使用向量信令码，多条线路上的信令组可实现通信，其中，每条线路具有多于两个信号值的低摆幅信号。
【IPC分类】H04L29/02, H04L29/10
【公开号】CN105122758
【申请号】CN201480020544
【发明人】布赖恩·霍尔登, 约翰·福克斯, 彼得·亨特, 约翰·凯伊, 阿明·肖克罗拉, 安德鲁·斯图尔特, 朱塞佩·苏尔艾斯, 罗杰·乌尔里奇, 理查德·辛普森
【申请人】康杜实验室公司
【公开日】2015年12月2日
【申请日】2014年2月11日
【公告号】US9106220, US20140226734, US20150349835, WO2014124450A1