应用于rs485接口的数据流换向控制电路的制作方法
【专利摘要】本申请公开了一种应用于RS485接口的数据流换向控制电路，其包括一可重复触发的单稳态触发电路，以帧数据中的数据“0”为触发脉冲，输出高电平信号至RS485接口的接收器使能端和发送器使能端；由于每帧数据的起始位均为“0”，且可重复触发的单稳态触发电路的暂稳态保持时间不小于发送一帧数据所需的时间，故在数据发送过程中，可重复触发的单稳态触发电路可一直保持在暂稳态、持续输出高电平信号，保证RS485接口的数据流方向不变；本申请在不占用IO接口的前提下，实现了RS485接口的数据流换向控制，使得RS485接口可直接调用其他通信接口的固件程序，不需要为其单独设置一套固件程序，提高了相关仪表设备的研发效率。
【专利说明】应用于RS485接口的数据流换向控制电路
【技术领域】
[0001 ] 本申请涉及通信【技术领域】，尤其涉及一种应用于RS485接口的数据流换向控制电路。
【背景技术】
[0002]RS485，一种串行通信接口标准，采用两线制的差分逻辑，具有良好的抗噪声干扰性，适合长距离、多节点的通信，多用于智能仪器仪表的通信、组网。RS485通信采用半双工通信模式，即数据的发送和接收是分时进行的；现有技术普遍采用IO接口线来控制数据流的方向。
[0003]可用作RS485接口的芯片类型多种多样，以MAX485接口芯片为例，如图1所示，MAX485接口芯片的RO引脚接于CPU的数据接收端RXD，DI弓丨脚接于CPU的数据发送端TXD，
互巨和DE引脚均接于CPU的一输入输出接口 IO1, ?^作为方向控制端:CPU在向总线发送
数据之前，需先将IO1置为高电平，然后通过TXD发送数据；同理，在接收总线数据之前，CPU需先将IO1置为低电平，然后通过RXD接收数据。
[0004]上述控制方法增加了 CPU的IO接口的使用量，且其固件程序无法与其他不需要控制数据流方向的通信接口(如RS232接口 )通用，对于应用不同通信接口的仪表设备，需要在其CPU中设置两套不同的 固件程序。
实用新型内容
[0005]有鉴于此，本申请目的在于提供一种应用于RS485接口的数据流换向控制电路，以解决现有RS485接口数据流换向控制方式，需额外占用CPU的IO接口、且固件程序无法与其他类型的通信接口通用的问题。
[0006]为实现上述目的，本申请提供如下技术方案:
[0007]一种应用于RS485接口的数据流换向控制电路，所述RS485接口的接收器输出端与处理器CPU的数据接收端RXD连接，所述RS485接口的发送器输入端与所述CPU的数据发送端TXD连接、所述RS485接口的接收器使能端用于使能所述RS485接口的接收器，所述RS485接口的发送器使能端用于使能所述RS485接口的发送器；
[0008]所述数据流换向控制电路包括:可重复触发的单稳态触发电路；
[0009]所述可重复触发的单稳态触发电路的触发脉冲接收端与所述发送器输入端连接；所述可重复触发的单稳态触发电路的输出端通过上拉电阻与电源连接，且所述可重复触发的单稳态触发电路的输出端分别与所述接收器使能端和发送器使能端连接；
[0010]所述可重复触发的单稳态触发电路的触发脉冲接收端为低电平有效的触发脉冲接收端；所述可重复触发的单稳态触发电路包括一稳态和一暂稳态，所述暂稳态保持时间t不小于所述CPU发送一帧数据所需的时间to。
[0011 ] 优选的,所述可重复触发的单稳态触发电路包括一可重复触发的单稳态触发器和暂稳态保持电路；[0012]所述可重复触发的单稳态触发器的触发脉冲接收端作为所述可重复触发的单稳态触发电路的触发脉冲接收端；所述可重复触发的单稳态触发器的输出端作为所述可重复触发的单稳态触发电路的输出端；
[0013]所述暂稳态保持电路包括电阻R、电容C和PNP型三极管Q ；
[0014]所述电阻R和电容C串联接于电源和地电位之间；所述电阻R和电容C的公共端分别接于所述可重复触发的单稳态触发器的状态控制端和所述PNP型三极管Q的发射极；所述PNP型三极管Q的集电极接地，基极接于所述RS485接口的发送器输入端。
[0015]优选的，所述暂稳态保持时间t=l.1RC≥tO。
[0016]优选的，所述可重复触发的单稳态触发器包括以下任一种:NE555芯片、74HC123芯片和74HC4538芯片。
[0017]优选的，所述NE555芯片的第二引脚TRIG作为所述可重复触发的单稳态触发器的触发脉冲接收端，所述NE555芯片的第三引脚OUT作为所述可重复触发的单稳态触发器的输出端，所述NE555芯片的第六引脚DIS和第七引脚THRE作为所述可重复触发的单稳态触发器的状态控制端。
[0018]优选的，所述74HC123芯片的第一引脚TRA作为所述可重复触发的单稳态触发器的触发脉冲接收端，所述74HC123芯片的第十三引脚Q作为所述可重复触发的单稳态触发器的输出端，所述74HC123芯片的第十五引脚RC作为所述可重复触发的单稳态触发器的状态控制端。
[0019]优选的，所述74HC4538芯片的第五引脚TRB作为所述可重复触发的单稳态触发器的触发脉冲接收端，所述74HC4538芯片的第六引脚Q作为所述可重复触发的单稳态触发器的输出端，所述74HC4538芯片的第二引脚RC作为所述可重复触发的单稳态触发器的状态控制端。
[0020]优选的，所述RS485接口包括MAX485芯片。
[0021]从上述的技术方案可以看出，本申请通过一可重复触发的单稳态触发电路实现RS485接口的数据流换向控制，可重复触发的单稳态触发电路以帧数据中的数据“O”为触发脉冲，输出高电平信号至RS485接口的接收器使能端和发送器使能端；由于每帧数据的起始位均为“0”，保证了每帧数据中至少有一个触发脉冲；又由于可重复触发的单稳态触发电路的暂稳态保持时间不小于发送一帧数据所需的时间，故在数据发送过程中，可重复触发的单稳态触发电路可一直保持在暂稳态、持续输出高电平信号，保证RS485接口的数据流方向不变。因此，本申请在不占用CPU的IO接口的前提下，实现了 RS485接口的数据流换向控制，使得RS485接口在应用过程中，可直接调用其他通信接口的固件程序，不需要为其单独设置一套固件程序，提高了相关仪表设备的研发效率。
【专利附图】
【附图说明】
[0022]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1为现有技术中RS485接口数据流换向控制示意图；[0024]图2为本申请实施例一提供的应用于RS485接口的数据流换向控制电路的电路图；
[0025]图3为本申请实施例二提供的应用于RS485接口的数据流换向控制电路的电路图；
[0026]图4为本申请实施例三提供的采用NE555芯片的应用于RS485接口的数据流换向控制电路的电路图；
[0027]图5为本申请实施例四提供的采用74HC123芯片的应用于RS485接口的数据流换向控制电路的电路图；
[0028]图6为本申请实施例五提供的采用74HC4538芯片的应用于RS485接口的数据流换向控制电路的电路图。
【具体实施方式】
[0029]下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0030]本申请实施例公开了一种应用于RS485接口的数据流换向控制电路，以解决现有RS485接口数据流换向控制方式，需额外占用CPU的IO接口、且固件程序无法与其他类型的通信接口通用的问题。
[0031]参照图2，所述RS485接口的接收器输出端(引脚I)与处理器CPU的数据接收端RXD连接，所述RS485接口的发送器输入端(引脚4)与所述CPU的数据发送端TXD连接，所述RS485接口的接收器使能端(引脚2)用于使能RS485接口的接收器，所述RS485接口的发送器使能端(引脚3)用于使能RS485接口的发送器。
[0032]本申请实施例一提供的应用于RS485接口的数据流换向控制电路，包括:可重复触发的单稳态触发电路100。
[0033]可重复触发的单稳态触发电路100的触发脉冲接收端与RS485接口的发送器输入端连接，即与所述数据发送端TXD连接；可重复触发的单稳态触发电路100的输出端通过上拉电阻R3与电源VCC连接，且可重复触发的单稳态触发电路100的输出端分别与所述接收器使能端和发送器使能端连接。
[0034]可重复触发的单稳态触发电路100的触发脉冲接收端为低电平有效的触发脉冲接收端；可重复触发的单稳态触发电路100包括一稳态和一暂稳态，所述暂稳态保持时间t不小于所述CPU发送一帧数据所需的时间to。
[0035]为便于阐述，本申请实施例中，所述RS485接口的接收器使能端低电平有效，发送器使能端高电平有效，即:接收器使能端和发送器使能端共接，当该公共端接收到低电平信号时，RS485接口的接收器被使能，CPU可以通过该RS485接口接收数据，当上述公共端接收到高电平信号时，RS485接口的发送器被使能，CPU可以通过该RS485接口发送数据。
[0036]上述数据流换向控制电路的工作原理如下:
[0037]CPU通过通用异步串行接口 UART发送数据是以帧为单位进行的，每帧数据包括10位，格式为:1位起始位+8位数据位+1位停止位。其中，起始位为O。[0038]当CPU接收数据时，其数据发送端TXD处于空闲状态，电位为“1”，不是有效的触发脉冲，可重复触发的单稳态触发电路100保持在稳态，其输出端输出低电平信号，从而RS485接口的接收器被使能，CPU可以通过该RS485接口接收总线数据。
[0039]当CPU发送数据时，其数据发送端TXD首先输出帧数据的起始位“0”，触发单稳态触发电路100由稳态转换为暂稳态，可重复触发的单稳态触发电路100的输出端输出高电平信号，从而RS485接口的发送器被使能，CPU可以通过该RS485接口发送数据。又由于单稳态触发电路100的暂稳态保持时间t不小于所述CPU发送一帧数据所需的时间t0，故在每帧数据发送过程中，即使该帧数据位全为“1”，可重复触发的单稳态触发电路100也能一直保持在暂稳态、为RS485接口的接收器使能端和发送器使能端提供高电平信号，保证RS485接口的数据流方向不变。
[0040]当下一帧数据到来时，其起始位“O”再次将可重复触发的单稳态触发电路100触发，暂稳态保持时间重新计时，保证了该帧数据发送过程中，RS485接口的数据流方向不变。因此，上述数据流换向控制电路可保证整个数据发送过程中，RS485接口的数据流方向不变。
[0041]由上述工作原理可知，本申请实施例通过一可重复触发的单稳态触发电路实现RS485接口的数据流换向控制，可重复触发的单稳态触发电路以帧数据中的数据“O”为触发脉冲，输出高电平信号至RS485接口的接收器使能端和发送器使能端；由于每帧数据的起始位均为“0”，保证了每帧数据中至少有一个触发脉冲；又由于可重复触发的单稳态触发电路的暂稳态保持时间不小于发送一帧数据所需的时间，故在数据发送过程中，可重复触发的单稳态触发电路可一直保持在暂稳态、持续输出高电平信号，保证RS485接口的数据流方向不变；当数据发送完成时，数据发送端TXD处于空闲状态，由于无有效触发脉冲，可重复触发的单稳态触发电路转换为稳态，持续输出低电平信号，CPU可通过该RS485接口接收数据。因此，本申请实施例在不占用CPU的IO接口的前提下，实现了 RS485接口的数据流换向控制，使得RS485接口在应用过程中，可直接调用其他通信接口的固件程序，不需要为其单独设置一套固件程序，提高了相关仪表设备的研发效率。
[0042]如图3所示，本申请实施例二提供的应用于RS485接口的数据流换向控制电路，包括可重复触发的单稳态触发电路100 ;可重复触发的单稳态触发电路100的触发脉冲接收端与RS485接口的发送器输入端连接，即与所述数据发送端TXD连接；可重复触发的单稳态触发电路100的输出端通过上拉电阻R3与电源VCC连接，且可重复触发的单稳态触发电路100的输出端分别与所述接收器使能端和发送器使能端连接。
[0043]其中，可重复触发的单稳态触发电路100包括可重复触发的单稳态触发器110和暂稳态保持电路120。
[0044]可重复触发的单稳态触发器110的触发脉冲接收端作为可重复触发的单稳态触发电路100的触发脉冲接收端；可重复触发的单稳态触发器110的输出端作为可重复触发的单稳态触发电路100的输出端。
[0045]暂稳态保持电路120包括电阻R、电容C和PNP型三极管Q ;电阻R和电容C串联接于电源VCC和地电位之间；所述电阻R和电容C的公共端分别接于可重复触发的单稳态触发器110的状态控制端和所述PNP型三极管Q的发射极；所述PNP型三极管Q的集电极接地，基极接于所述RS485接口的发送器输入端(即接于所述数据发送端TXD)。[0046]上述暂稳态保持电路120用于控制可重复触发的单稳态触发器110的暂稳态保持时间，其原理为:当CPU的数据发送端TXD输出“0”，即触发脉冲时，可重复触发的单稳态触发器110进入暂稳态，同时，PNP型三极管Q的基极为低电位，使得PNP型三极管Q导通，从而将可重复触发的单稳态触发器110的状态控制端和电阻R和电容C的公共端接地；当数据发送端TXD输出“I”时，PNP型三极管Q的基极为高电位，使得PNP型三极管Q截止，电源VCC2通过电阻R为电容C充电，当电容C的电压，即可重复触发的单稳态触发器110的状态控制端的电压，达到门限值时，可重复触发的单稳态触发器110的输出端电平翻转、由暂稳态转换为稳态，即暂稳态结束。
[0047]由上述原理可知，电容C的充电时间即为可重复触发的单稳态触发器110的暂稳态保持时间；故本申请实施例中，通过设置电阻R和电容C，可保证可重复触发的单稳态触发器110的暂稳态保持时间不小于CPU发送一帧数据所需的时间to。
[0048]优选的，本申请实施例中，暂稳态保持时间t、电阻R和电容C满足如下关系式:t=l.1RC ≤ tO。
[0049]本申请实施例中，可重复触发的单稳态触发器具体可采用NE555芯片、74HC123芯片和74HC4538芯片中的任一种，但不仅局限于此。
[0050]下面参照图4~6，以MAX485芯片(一种RS484接口芯片)为例，分别介绍本申请实施例提供的采用NE555芯片、74HC123芯片和74HC4538芯片的数据流换向控制电路的结构。其中，MAX485芯片为一个具有8个引脚的芯片，其8个引脚的接线方式为:
[0051]RO (引脚I)为接收信号的输出引脚，作为所述接收器输出端，接于CPU的数据接收端RXD，用于将来自A和B引脚的总线信号输出给CPU ； [0052]RE (引脚2)为接收信号的控制引脚，作为所述接收器使能端，当其为低电平时，RO引脚有效；
[0053]DE (引脚3)为输出信号的控制引脚，作为所述发送器使能端，当其为高点平时，DI引脚有效；
[0054]DI (引脚4)为输出信号的输入引脚，作为所述发送器输入端，接于CPU的数据发送端TXD，用于将CPU输出的数据通过A和B引脚发送至RS485总线；
[0055]GND (引脚5)为电源地线引脚，直接接地；
[0056]A (引脚6)，接于RS485总线的A端，并通过电阻R2接于电源VCC;
[0057]B (引脚7)，接于RS485总线的B端，并通过电阻Rl接地;
[0058]VCC (引脚8)为电源线引脚，接于电源VCC。
[0059]如图4所示具体实施例三提供的数据流换向控制电路中，暂稳态保持电路120包括电阻R、电容C和PNP型三极管Q，具体连接关系如上文实施例二所述；可重复触发的单稳态触发器110采用NE555芯片，其8个引脚的接线方式为:
[0060]GND (引脚I)为电源地线引脚，直接接地；
[0061]TRIG (引脚2)为触发脉冲接收引脚，作为所述单稳态触发器的触发脉冲接收端，当其为低电平时，触发NE555启动其时间周期，即由稳态转换为暂稳态；
[0062]OUT(引脚3)为输出引脚，作为所述单稳态触发器的输出端，暂稳态下输出高电平，稳态下输出低电平；
[0063]RST (引脚4)为复位引脚，本申请实施例中，其直接接于电源VCC，不起作用；[0064]CONT (引脚5)为控制引脚，本申请实施例中，其通过电容Cl接地，不起作用；
[0065]THRE (引脚6)为复位锁定引脚，当其电压上升至大于2/3倍的电源电压时，芯片被复位锁定且输出低电平，即芯片进入稳态；
[0066]DIS(引脚7)为放电引脚，与THRE引脚共同作为所述单稳态触发器的状态控制端，分别与三极管Q的发射极、及电阻R和电容C的公共端连接；
[0067]VCC (引脚8)为电源线引脚，接于电源VCC。
[0068]如图5所示的具体实施例四提供的数据流换向控制电路中，暂稳态保持电路120包括电阻R、电容C和PNP型三极管Q，具体连接关系如上文实施例二所述；可重复触发的单稳态触发器采用74HC123芯片；74HC123芯片为双单稳态触发器，其具有16个引脚，构成两组单稳态触发器；本申请实施例仅应用其中一组，具体如下所述:
[0069]GND (引脚8)为电源地线引脚，直接接地；
[0070]TRA (引脚I)为负边缘触发引脚，作为所述单稳态触发器的触发脉冲接收端，当其为低电平时，触发74HC123芯片启动其时间周期，即由稳态转换为暂稳态；
[0071]Q (引脚13)为输出引脚，作为所述单稳态触发器的输出端，暂稳态下输出高电平，稳态下输出低电平；
[0072]CLR (引脚3)为清零引脚，本申请实施例中，其直接接于电源VCC，不起作用；
[0073]TRB (引脚2)为正边缘触发引脚，本申请实施例中，其直接接于电源VCC，不起作用；
[0074]Ce (引脚14)为外接电容引脚，本申请实施例中，其直接接地，不起作用；
[0075]RC (引脚15)为外接电阻电容引脚，作为所述单稳态触发器的状态控制端，分别与三极管Q的发射极、及电阻R和电容C的公共端连接，当其电压上升至大于2/3倍的电源电压时，芯片被复位锁定且输出低电平，即芯片进入稳态；
[0076]VCC (引脚16)为电源线引脚，接于电源VCC。
[0077]如图6所示的具体实施例五提供的数据流换向控制电路中，暂稳态保持电路120包括电阻R、电容C和PNP型三极管Q，具体连接关系如上文实施例二所述；可重复触发的单稳态触发器采用74HC4538芯片；74HC4538芯片亦为双单稳态触发器，具有16个引脚，构成两组单稳态触发器；本申请实施例仅应用其中一组，具体如下所述:
[0078]GND (引脚8)为电源地线引脚，直接接地；
[0079]TRB (引脚5)为负边缘触发引脚，作为所述单稳态触发器的触发脉冲接收端，当其为低电平时，触发NE555启动其时间周期，即由稳态转换为暂稳态；
[0080]Q (引脚6)为输出引脚，作为所述单稳态触发器的输出端，暂稳态下输出高电平，稳态下输出低电平；
[0081]CLR (引脚3)为清零引脚，本申请实施例中，其直接接于电源VCC，不起作用；
[0082]TRA (引脚4)为正边缘触发引脚，本申请实施例中，其直接接于电源VCC，不起作用；
[0083]Q (引脚7)为输出引脚，输出电平与Q引脚相反，在本申请实施例中不起作用；
[0084]RC (引脚2)为外接电阻电容引脚，作为所述单稳态触发器的状态控制端，分别与三极管Q的发射极、及电阻R和电容C的公共端连接，当其电压上升至大于2/3倍的电源电压时，芯片被复位锁定且输出低电平，即芯片进入稳态；
[0085]VCC (引脚16)为电源线引脚，接于电源VCC。
[0086]以上实施例结合图4?6示出了应用采用NE555芯片、74HC123芯片和74HC4538芯片构成可重复触发的单稳态触发电路，实现RS485接口的数据流换向控制；在不占用CPU的IO接口的前提下，实现了 RS485接口的数据流换向控制，使得RS485接口在应用过程中，可直接调用其他通信接口的固件程序，不需要为其单独设置一套固件程序，提高了相关仪表设备的研发效率。
[0087]本领域技术人员可以理解的是，基于本申请的原理，采用其他元件、电路构成可重复触发的单稳态触发电路，实现数据流换向控制的其他实施例，也在本申请的保护范围内。
[0088]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种应用于RS485接口的数据流换向控制电路，所述RS485接口的接收器输出端与处理器CPU的数据接收端RXD连接，所述RS485接口的发送器输入端与所述CPU的数据发送端TXD连接、所述RS485接口的接收器使能端用于使能所述RS485接口的接收器，所述RS485接口的发送器使能端用于使能所述RS485接口的发送器； 其特征在于，所述数据流换向控制电路包括:可重复触发的单稳态触发电路； 所述可重复触发的单稳态触发电路的触发脉冲接收端与所述发送器输入端连接；所述可重复触发的单稳态触发电路的输出端通过上拉电阻与电源连接，且所述可重复触发的单稳态触发电路的输出端分别与所述接收器使能端和发送器使能端连接； 所述可重复触发的单稳态触发电路的触发脉冲接收端为低电平有效的触发脉冲接收端；所述可重复触发的单稳态触发电路包括一稳态和一暂稳态，所述暂稳态保持时间t不小于所述CPU发送一帧数据所需的时间to。
2.根据权利要求1所述的数据流换向控制电路，其特征在于，所述可重复触发的单稳态触发电路包括一可重复触发的单稳态触发器和暂稳态保持电路； 所述可重复触发的单稳态触发器的触发脉冲接收端作为所述可重复触发的单稳态触发电路的触发脉冲接收端；所述可重复触发的单稳态触发器的输出端作为所述可重复触发的单稳态触发电路的输出端； 所述暂稳态保持电路包括电阻R、电容C和PNP型三极管Q ； 所述电阻R和电容C串联接于电源和地电位之间；所述电阻R和电容C的公共端分别接于所述可重复触发的单稳态触发器的状态控制端和所述PNP型三极管Q的发射极；所述PNP型三极管Q的集电极接地，基极接于所述RS485接口的发送器输入端。
3.根据权利要求2所述的数据流换向控制电路，其特征在于，所述暂稳态保持时间t=1.1RC ≥ tO。
4.根据权利要求2~3任一项所述的数据流换向控制电路，其特征在于，所述可重复触发的单稳态触发器包括以下任一种:NE555芯片、74HC123芯片和74HC4538芯片。
5.根据权利要求4所述的数据流换向控制电路，其特征在于，所述NE555芯片的第二引脚TRIG作为所述可重复触发的单稳态触发器的触发脉冲接收端，所述NE555芯片的第三引脚OUT作为所述可重复触发的单稳态触发器的输出端，所述NE555芯片的第六引脚DIS和第七引脚THRE作为所述可重复触发的单稳态触发器的状态控制端。
6.根据权利要求4所述的数据流换向控制电路，其特征在于，所述74HC123芯片的第一引脚TRA作为所述可重复触发的单稳态触发器的触发脉冲接收端，所述74HC123芯片的第十三引脚Q作为所述可重复触发的单稳态触发器的输出端，所述74HC123芯片的第十五引脚RC作为所述可重复触发的单稳态触发器的状态控制端。
7.根据权利要求4所述的数据流换向控制电路，其特征在于，所述74HC4538芯片的第五引脚TRB作为所述可 重复触发的单稳态触发器的触发脉冲接收端，所述74HC4538芯片的第六引脚Q作为所述可重复触发的单稳态触发器的输出端，所述74HC4538芯片的第二引脚RC作为所述可重复触发的单稳态触发器的状态控制端。
8.根据权利要求1~3任一项所述的数据流换向控制电路，其特征在于，所述RS485接口包括MAX485芯片。
【文档编号】G06F13/40GK203733113SQ201320883804
【公开日】2014年7月23日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】曾明 申请人:北京雪迪龙科技股份有限公司