快闪存储器控制芯片与存储装置以及快闪存储器控制方法【专利摘要】快闪存储器控制芯片与存储装置以及快闪存储器控制方法。所公开的快闪存储器控制技术是：使一主机与一快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上；使该快闪存储器记录一根表格，载有一映射关系指针指向上述逻辑-物理地址映射关系；且，提供一第一非易失性存储空间记录一根表格指针指向该根表格。关于主机下达的一复电命令，所公开的技术基于上述根表格指针访问该快闪存储器，以收集上述逻辑-物理地址映射关系。【专利说明】快闪存储器控制芯片与存储装置以及快闪存储器控制方法【
技术领域：
】[0001]本发明涉及数据存储装置，特别涉及快闪存储器(FLASHmemory)控制技术。【
背景技术：
】[0002]现今数据存储装置常以快闪存储器(FLASHmemory)为存储介质，常见型式包括与非门型快闪存储器(即NANDFLASH)。[0003]快闪存储器常用作存储卡(memorycard)、通用串行总线闪存装置(USBflashdevice)、固态硬盘(SSD)…等产品。另外有一种应用是采多芯片封装、将快闪存储器与其控制芯片包装在一起一称为嵌入式快闪存储器模块(eMMC)。[0004]快闪存储器的物理空间通常包括多个区块(blocks)。各区块包括多页(pages)。一区块需要完整抹除(erase)后方能被重新配置。快闪存储器的数据更新并非对同样存储空间作复写，而是将更新数据存储在闲置空间，旧存储内容则可视为无效。快闪存储器如此操作特性使得其存储空间的管理明显复杂、且不同于其他类型的存储记忆元件。为了要管理快闪存储器，通常会在存储空间中记录主机与快闪存储器之间的逻辑-物理地址映射关系。伴随着主机存取快闪存储器时，此逻辑-物理地址映射关系通常需要随之更新。然而当在更新过程被掉电事件中断，且随后的复电发生时，快闪存储器需大量时间扫描其存储空间的全部区块，以取得正确的逻辑-物理地址映射关系。【
发明内容】[0005]根据本发明一种实施方式所实现的一快闪存储器控制芯片根据一主机所下达的指令操作一快闪存储器、且包括一第一非易失性存储空间以及一微处理器。该微处理器使该主机与该快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上，并使该快闪存储器记录一根表格。该根表格载有一映射关系指针，指示上述逻辑-物理地址映射关系载于该快闪存储器何处。此外，该微处理器更令该第一非易失性存储空间记录一根表格指针指向该快闪存储器所载的该根表格，以于处理主机下达的一复电命令时基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。如此一来，相较于传统技术，本申请技术无须耗费时间逐空间扫描该快闪存储器，即可迅速收集到该主机与该快闪存储器之间的逻辑-物理地址映射关系。[0006]另有一实施方式是将上述快闪存储器控制芯片以及快闪存储器结合制作成一数据存储装置。[0007]另一种实施方式则是公开一种快闪存储器控制方法，包括以下步骤:提供一第一非易失性存储空间；使一主机与一快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上；使该快闪存储器记录一根表格，载有一映射关系指针指向上述逻辑-物理地址映射关系；且以该第一非易失性存储空间记录一根表格指针指向该根表格，以随主机下达的一复电命令基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。[0008]基于上述，本发明提供一种快闪存储器控制芯片与存储装置以及快闪存储器控制方法，在回应掉电事件后的一复电命令时，可藉由根表格指针快寻得快闪存储器所载的逻辑-物理地址映射关系。[0009]下文特举实施例，并配合所附图示，详细说明本【
发明内容】。【专利附图】【附图说明】[0010]图1根据本发明一种实施方式图解一数据存储装置100，更图解其中所使用的一快闪存储器控制芯片102；[0011]图2为流程图，根据本发明一种实施方式图解一快闪存储器的操作程序；[0012]图3A为流程图，其基于图1所示架构详述图2步骤S202内容；[0013]图3B为流程图，其基于图1所示架构详述图2步骤S206内容；且[0014]图4示意第一与第二非易失性存储空间NVMl与NVM2的更新先后如何分辨。[0015]【符号说明】[0016]100~数据存储装置；102~快闪存储器控制芯片；[0017]104~快闪存储器；106~主机；[0018]108、110~信号传输接口；[0019]BLK1、BLK2~区块；[0020]CIS~卡信息结构指针；CIS_Data~卡信息结构数据；[0021]ECC1、ECC2~纠错码；[0022]FIFO~缓冲单元；[0023]Fff~固件程序代码指针；FW_Codes~固件程序代码；[0024]Fff_RAM~随机存取存储空间，用以存储固件程序代码；[0025]H2F~映射关系指针；[0026]H2F_Tablel、H2F_Table2~逻辑-物理地址映射关系；[0027]MCU~微处理器；[0028]NVMUNVM2~第一、第二非易失性存储空间；[0029]NVMR1、NVMR2~分别指向根表格Root_Tablel、Root_Table2的根表格指针；[0030]Pagel...Page3~页；[0031]ROM~只读存储器；[0032]Root_Tablel、Root_Table2~根表格；[0033]S202…S206、S302、S304、S312…S330~步骤；[0034]Table_RAM~随机存取存储空间，用以存储逻辑_物理地址映射表。【具体实施方式】[0035]以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本【
发明内容】。实际发明范围应依照权利要求书界定。[0036]图1根据本发明一种实施方式图解一数据存储装置100。数据存储装置100包括一快闪存储器控制芯片102以及一快闪存储器(FLASHmemory)104。快闪存储器控制芯片102根据一主机106所下达的指令操作该快闪存储器104。[0037]参考图1所示的快闪存储器控制芯片102架构，快闪存储器控制芯片102可通过信号传输接口108与主机106沟通、并通过信号传输接口110与快闪存储器104沟通。信号传输接口108与110之间设置有缓冲单元FIFO。此外，快闪存储器控制芯片102尚设置了其他存储空间作各种功用。缓冲单元FIFO以及上述的存储空间皆由快闪存储器控制芯片102的微处理器MCU操作。上述的存储空间可为易失性存储空间以及非易失性存储空间。在本实施例中，易失性存储空间可为随机存取空间Table_RAM以及随机存取空间FW_RAM，而非易失性存储空间可为只读存储器ROM、第一非易失性存储空间NVMl以及第二非易失性存储空间NVM2。随机存取空间Table_RAM用来实时记录主机106与快闪存储器104之间的逻辑-物理地址映射关系。随机存取空间FW_RAM用来暂存载自该快闪存储器104的固件程序。只读存储器ROM则存储只读程序代码(ROMcodes)交由该微处理器MCU执行。第一非易失性存储空间NVMl以及一第二非易失性存储空间NVM2(可以MRAM、RRAM、或任何非易失性存储器实现)，所存储信息便于该微处理器MCU收集该主机106与该快闪存储器104之间的逻辑-物理地址映射关系。[0038]在微处理器MCU运算下，主机106与快闪存储器104之间的逻辑-物理地址映射关系会记录于快闪存储器104上。上述逻辑-物理地址映射关系可以阶层(hierarchy)方式、或任何其他方式记载在该快闪存储器104。此外，微处理器MCU会使该快闪存储器104记录一根表格(roottable),此根表格载有一「映射关系指针」用以指向快闪存储器104所记载的逻辑-物理地址映射关系。基于快闪存储器104的数据更新特性(数据更新并非对同样存储空间作复写，而是将更新数据存储在闲置空间)，逻辑-物理地址映射关系若有更新(如，由H2F_Tablel变动为H2F_Table2)，其于快闪存储器104上的存储位置会有变动。对应地，微处理器MCU在快闪存储器104不同位置记录根表格Root_Tablel与Root_Table2。根表格Root_Tablel所载的映射关系指针H2F指示逻辑-物理地址映射关系H2F_Tablel载于快闪存储器104何处(例如为逻辑-物理地址映射关系H2F_Tablel在快闪存储器104的地址)。根表格Root_Table2所载的映射关系指针H2F指示逻辑-物理地址映射关系H2F_Table2载于快闪存储器104何处(例如为逻辑-物理地址映射关系H2F_Table2在快闪存储器104的地址)。至于根表格Root_Tablel与Root_Table2位置，微处理器MCU则是在该第一与该第二非易失性存储空间NVMl与NVM2分别存储根表格指针NVMRl与NVMR2指示。第一非易失性存储空间NVMl所记录的根表格指针NVMRl指向该快闪存储器104所载的根表格Rootjablel的地址。第二非易失性存储空间NVM2所记录的根表格指针NVMR2指向该快闪存储器104所载的根表格Root_Table2的地址。该第一与该第二非易失性存储空间NVMl与NVM2随「根表格」每次更新轮替记录「根表格指针」；所指示的根表格(参考Root_Tablel与Root_Table2)对应该快闪存储器104上、逻辑-物理地址映射关系的最末两个版本(参考H2F_TabIeI与H2F_Table2，可互为备份)，可用于回应掉电事件后的一复电命令。[0039]例如，回应主机106下达的复电命令，微处理器MCU可以该第一或该第二非易失性存储空间NVMl或NVM2所载的「根表格指针」访问该快闪存储器104，寻得对应的「根表格」，继而根据「根表格」所载的映射关系指针H2F寻得快闪存储器104所载的一逻辑-物理地址映射关系。本申请所公开技术无须耗费时间逐空间扫描该快闪存储器104即可快速获得该主机106与该快闪存储器104之间的逻辑-物理地址映射关系。[0040]在一种实施方式中，微处理器MCU更使该第一与该第二非易失性存储空间NVMl与NVM2皆为所载的「根表格指针」载有纠错码，分别为ECCl与ECC2。于处理一复电命令时，微处理器MCU基于纠错码ECCl与ECC2判断该第一或该第二非易失性存储空间NVMl与NVM2的数据更新是否曾被掉电事件中断。未通过纠错的空间代表其数据更新当下可能有掉电事件发生。藉由如此纠错程序，互为备份用的两套非易失性存储空间NVMl与NVM2中未被掉电中断者可优先考虑。也就是说，优先以未被掉电中断者的根表格指针来收集快闪存储器104中的逻辑-物理地址映射关系。[0041]在某些实施方式中，微处理器MCU也可使「根表格」内容搭配纠错码(如，也可采ECC技术)记录于快闪存储器104上，以于处理一复电命令时判断「根表格」于该快闪存储器104上的更新是否曾被掉电事件中断。不可信赖的「根表格」内容可藉此筛选出。[0042]特别是，以上两套根表格指针NVMRl与NVMR2是为了在最优先根表格指针(或其所指示的根表格)不可用时，尚有备份可取代。[0043]请注意，虽然上述实施例中，快闪存储器控制芯片102以多个根表格指针取得正确的逻辑-物理地址映射关系。但本发明并不限于以多个根表格指针取得正确的逻辑-物理地址映射关系。在一实施例中，本发明仅记录单一根表格指针，此技术亦属于本申请所公开的内容。在单一个根表格指针的实施例中，快闪存储器控制芯片102仅需提供一个非易失性存储空间(例如为第一NVM1)。当快闪存储器控制芯片102处理主机106的复电命令时，可由上述的非易失性存储空间(例如为第一NVM1)的根表格指针(例如为根表格指针NVMR1)收集快闪存储器收集上述逻辑-物理地址映射关系。[0044]此外，快闪存储器104所载的卡信息结构(CardInformationStructure,简称CIS)数据和/或固件程序代码也可由「根表格」所记载的指针标示。如图所示，根表格Root_Tablel与Root_Table2皆载有--N言息结构数据指针CIS,其指示卡信息结构数据CIS_Data载于快闪存储器104何处(例如为卡信息结构数据CIS_Data的地址)；且根表格Root_Tablel与Root_Table2皆载有一固件程序代码指针FW，指示固件程序代码FW_Codes载于该快闪存储器104何处(例如为固件程序代码FW_CodeS的地址)。如此一来，复电操作时所需的卡信息结构数据CIS_Data以及固件程序代码FW_CodeS也可基于快闪存储器控制芯片102所提供的非易失性存储空间(NVM1或NVM2)所载的根表格指针(NVMR1或NVMR2)快速自快闪存储器104寻得。[0045]除了以上所述的映射关系指针H2F、卡信息结构数据指针CIS与固件程序代码指针FW，所公开的根表格更可记载或标示其他于复电操作中所需的数据内容或数据位置。[0046]图2为流程图，根据本发明一种实施方式图解一快闪存储器的操作程序。步骤S202对一快闪存储器所载的「根表格」以及一快闪存储器控制芯片的非易失性存储空间所载的「根表格指针」作动态更新，使之与该快闪存储器内所存储的逻辑-物理地址映射关系的更新同步。步骤S204若辨识出一掉电事件后有复电命令发生，流程进入步骤S206，根据快闪存储器控制芯片的非易失性存储空间所载的「根表格指针」找到快闪存储器所载的「根表格」，继而寻得复电所需的信息(包括逻辑-物理地址映射关系、甚至卡信息结构数据与固件程序代码…等)。[0047]图3A是基于图1所示架构详述图2步骤S202内容。步骤S302负责监控「根表格(roottable)」是否有更新需求。倘若快闪存储器104所载的逻辑_物理地址映射关系发生更新，则「根表格」需要更新，流程进行步骤S304。步骤S304以快闪存储器104的闲置空间记录更新的「根表格」、并以该快闪存储器控制芯片102的第一与第二非易失性存储空间NVMl以及NVM2中数据内容较旧者作「根表格指针」的更新。步骤S304后回到步骤S302继续监控「根表格(roottable)」是否有更新需求。如此一来，该第一与该第二非易失性存储空间NVMl与NVM2随「根表格」每次更新轮替记录「根表格指针」。[0048]图3B是基于图1所示架构详述图2步骤S206内容。步骤S312基于纠错码ECCl与ECC2对该第一以及该第二非易失性存储空间NVMl与NVM2所载的根表格指针NVMRl与NVMR2分别作纠错。若判定该第一以及该第二非易失性存储空间NVMl与NVM2仅其一所载数据通过纠错，流程进行步骤S314，采用通过纠错者所载的「根表格指针」。步骤S316根据步骤S314所采用的「根表格指针」访问该快闪存储器104读出对应的「根表格」，继而自快闪存储器104寻得复电所需的信息(例如为逻辑-物理地址映射关系、固件程序代码FW_Codes或卡信息结构数据CIS_Data)。若判定该第一以及该第二非易失性存储空间NVMl与NVM2所载数据无一通过纠错，流程进行步骤S318，逐空间扫描该快闪存储器104以收集复电所需的信息。若判定该第一以及该第二非易失性存储空间NVMl与NVM2所载数据皆通过纠错，流程进行步骤S320，采用该第一以及该第二非易失性存储空间NVMl与NVM2中较后更新者所载的「根表格指针」。步骤S322根据步骤S320所采用的「根表格指针」访问快闪存储器104寻得对应的「根表格」。倘若步骤S324判断出目前寻得的「根表格」通过纠错，流程进入步骤S326，根据通过纠错的「根表格」自快闪存储器104寻得复电所需的信息。倘若步骤S324判断出目前寻得的「根表格」不通过纠错，流程进入步骤S328，判断第一与第二非挥发存储空间NVMl以及NVM2中另一个所供应的「根表格指针」指向的「根表格」是否作过纠错程序。倘若尚有备份的「根表格」，则流程进行步骤S330，切换采用该第一以及该第二非易失性存储空间NVMl与NVM2中另一个所载的「根表格指针」，再次执行步骤S322、S324。倘若步骤S328判定该第一以及该第二非易失性存储空间NVMl与NVM2中所载的根表格指针NVMRl与NVMR2皆已执行过纠错程序，则流程进行步骤S318，逐空间扫描该快闪存储器104以收集复电所需的信息。在此要说明的是，当进行到步骤S324时，即表示根表格指针NVMRl与NVMR2皆通过纠错。也就是说，微处理器MCU是正常写入第一以及该第二非易失性存储空间NVMl与NVM2的数据而无发生掉电事件。但这并不表示微处理器MCU也是正常写入根表格指针NVMRl或NVMR2所指向的根表格(例如根表格写入时被掉电事件中断)。因此本发明特别以步骤S324来确认根表格是否也正常写入而未被中断。当步骤S324的纠错不通过时，即表示微处理器MCU未正常写入根表格，因此可向上一次正常写入的根表格所指向的地址开始扫描，以取得正确的逻辑-物理地址映射关系(步骤S324)。然而当上一次的根表格也未通过纠错时，则必需花费较多的时间逐空间扫描该快闪存储器104。[0049]图4示意第一与第二非易失性存储空间NVMl与NVM2的更新先后如何分辨。该第一以及该第二非易失性存储空间NVMl与NVM2所载的根表格指针NVMRl与NVMR2指向该快闪存储器104同一区块BLKl时(如，根表格指针NVMRl指向页Pagel、且根表格指针NVMR2指向页Page2)，该微处理器MCU判定其中「根表格指针」指示地址较高者(即NVMR2，所指向的Page2地址高于NVMRl所指向的Pagel)为较后更新。该第一以及该第二非易失性存储空间NVMl与NVM2所载的根表格指针NVMRl与NVMR2指向该快闪存储器104不同区块BLKl与BLK2时(如，根表格指针NVMRl指向页Page2、且根表格指针NVMR2指向页Page3)，该微处理器MCU判定其中「根表格指针」指示地址较低者(即NVMR2，所指向的Page3地址低于NVMRl所指向的Page2)为较后更新。[0050]在一种实施方式中，上述技术步骤皆可以编程方式呈固件实现；相关程序代码载于只读存储器ROM中，由微处理器MCU执行。此外，其他采用同样概念控制一快闪存储器的技术都属于本申请所欲保护的范围。本申请更涉及快闪存储器的控制方法，不限定以特定架构的控制芯片实现。[0051]虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。【权利要求】1.一种快闪存储器控制芯片，根据主机所下达的指令操作快闪存储器，包括:第一非易失性存储空间；以及微处理器，使该主机与该快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上，并使该快闪存储器记录根表格，该根表格载有一映射关系指针指示上述逻辑-物理地址映射关系载于该快闪存储器何处，且该微处理器还令该第一非易失性存储空间记录根表格指针指向该快闪存储器所载的该根表格，其中，当处理该主机的复电命令时，该微处理器基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。2.如权利要求1所述的快闪存储器控制芯片，还提供第二非易失性存储空间，用以随该根表格每次更新时与该第一非易失性存储空间轮替记录该根表格指针。3.如权利要求2所述的快闪存储器控制芯片，其中:该微处理器还使该第一与该第二非易失性存储空间皆为所载的根表格指针载有纠错码，据以于处理该复电命令时判断该第一或该第二非易失性存储空间的数据更新是否被一掉电事件中断。4.如权利要求2所述的快闪存储器控制芯片，其中:该微处理器还使该第一与该第二非易失性存储空间所载的上述根表格指针皆载有纠错码；该微处理器在处理该复电命令时，该微处理器根据该第一与该第二非易失性存储空间的上述根表格指针的纠错码判定该第一以及该第二非易失性存储空间的根表格指针是否通过纠错，当判定该第一以及该第二非易失性存储空间仅其一所载的根表格指针通过纠错，采用通过纠错的上述根表格指针访问该快闪存储器。5.如权利要求2所述的快闪存储器控制芯片，其中:该微处理器更使该第一与该第二非易失性存储空间所载的上述根表格指针皆载有纠错码；该微处理器在处理该复电命令时，该微处理器根据该第一与该第二非易失性存储空间的根表格指针的纠错码判定上述第一以及该第二非易失性存储空间的根表格指针是否通过纠错，当判定该第一以及该第二非易失性存储空间所载的根表格指针皆通过纠错，采用该第一以及该第二非易失性存储空间中较后更新者所载的上述根表格指针访问该快闪存储器。6.如权利要求5所述的快闪存储器控制芯片，其中:该第一以及该第二非易失性存储空间所载的根表格指针指向该快闪存储器同一区块时，该微处理器判定其中根表格指针指示地址较高者为较后更新；且该第一以及该第二非易失性存储空间所载的根表格指针指向该快闪存储器不同区块时，该微处理器判定其中根表格指针指示地址较低者为较后更新。7.如权利要求2所述的快闪存储器控制芯片，其中:该微处理器搭配纠错码将该根表格记录于该快闪存储器上，以于处理该复电命令时判断该根表格于该快闪存储器上的更新是否被一掉电事件中断。8.如权利要求7所述的快闪存储器控制芯片，其中:该微处理器于判定该第一与该第二非易失性存储空间其一所载的根表格指针所指向的数据不通过纠错时，切换以该第一与该第二非易失性存储空间中另一空间所载的根表格指针访问该快闪存储器。9.如权利要求1所述的快闪存储器控制芯片，其中:该快闪存储器上更存储卡信息结构数据，且该微处理器更令该根表格载有卡信息结构数据指针指示上述卡信息结构数据载于该快闪存储器何处；以及该快闪存储器更存储一固件程序代码，且该微处理器更令该根表格载有一固件程序代码指针指示上述固件程序代码系载于该快闪存储器何处。10.一种数据存储装置，包括如权利要求1所述的快闪存储器控制芯片以及快闪存储器。11.一种快闪存储器控制方法，根据主机所下达的指令操作快闪存储器，包括:提供第一非易失性存储空间；使该主机与该快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上；使该快闪存储器记录根表格，该根表格载有映射关系指针指示上述逻辑-物理地址映射关系载于该快闪存储器何处；以及令该第一非易失性存储空间记录根表格指针指向该快闪存储器所载的该根表格，以随该主机的复电命令基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。12.如权利要求11所述的快闪存储器控制方法，还包括:提供第二非易失性存储空间，用以随该根表格每次更新时与该第一非易失性存储空间轮替记录该根表格指针。13.如权利要求12所述的快闪存储器控制方法，还包括:使该第一与该第二非易失性存储空间皆为所载的根表格指针载有纠错码，据以随该复电命令判断该第一或该第二非易失性存储空间的数据更新是否被一掉电事件中断。14.如权利要求12所述的快闪存储器控制方法，还包括:使该第一与该第二非易失性存储空间皆为所载的根表格指针载有纠错码；以及在随该复电命令判定该第一以及该第二非易失性存储空间仅其一所载的根表格指针通过纠错时，采用通过纠错者所载的上述根表格指针访问该快闪存储器。15.如权利要求12所述的快闪存储器控制方法，还包括:使该第一与该第二非易失性存储空间皆为所载的根表格指针载有纠错码；以及在随该复电命令判定该第一以及该第二非易失性存储空间所载的根表格指针皆通过纠错时，采用该第一以及该第二非易失性存储空间中较后更新者所载的上述根表格指针访问该快闪存储器。16.如权利要求15所述的快闪存储器控制方法，还包括:在该第一以及该第二非易失性存储空间所载的根表格指针指向该快闪存储器同一区块时，判定其中根表格指针指不地址较闻者为较后更新；以及在该第一以及该第二非易失性存储空间所载的根表格指针指向该快闪存储器不同区块时，判定其中根表格指针指示地址较低者为较后更新。17.如权利要求12所述的快闪存储器控制方法，还包括:搭配纠错码将该根表格记录于该快闪存储器上，以随该复电命令判断该根表格于该快闪存储器上的更新是否被一掉电事件中断。18.如权利要求17所述的快闪存储器控制方法，还包括:于判定该第一与该第二非易失性存储空间其一所载的根表格指针所指向的数据不通过纠错时，切换以该第一与该第二非易失性存储空间中另一空间所载的根表格指针访问该快闪存储器。19.如权利要求11所述的快闪存储器控制方法，还包括:令该根表格载有卡信息结构数据指针指示一卡信息结构数据载于该快闪存储器何处；以及令该根表格载有固件程序代码指针指示固件程序代码载于该快闪存储器何处。【文档编号】G06F3/06GK104021089SQ201410224752【公开日】2014年9月3日申请日期:2014年5月26日优先权日:2014年5月12日【发明者】赖义麟申请人:威盛电子股份有限公司