控制系统及其控制方法与流程

本发明涉及控制系统及其控制方法，特别涉及一种将多个资料数据段串形成一组串行资料信号的控制系统及其控制方法。

背景技术：

一般来说，在计算机硬件的架构中可能包含了多个扩展板，每一个扩展板透过各自的信号传输线连接到硬盘背板，进而通过硬盘背板传送资料信号至各自对应的硬盘。举例来说，当计算机硬件包含6个扩展板，此时硬盘背板就必须预留6组信号线给这6个扩展板来传输各自的资料信号，也就是说，当扩展板的数量越多，硬盘背板所需要预留给扩展板的信号线路数量也越多，这样一来就会占用到硬盘背板的信号传输线的数量，且也会使得线路更加复杂。

技术实现要素：

本发明提供一种控制系统及其控制方法，可以将多个扩展板的多个资料数据段串行成一组串行资料信号进行传送，进而减少占用到硬盘背板的信号传输线的数量并降低线路的复杂程度。

依据本发明的一实施例提供一种控制系统，包含第一扩展板与第二扩展板。第一扩展板依据第一时脉信号，从第一资料信号选取第一资料数据段。第二扩展板耦接第一扩展板，第二扩展板用以接收第一资料数据段与第一扩展板的第一时脉信号，并依据第二时脉信号，从第二资料信号选取第二资料数据段，且第二扩展板依序输出第一资料数据段与第二资料数据段，依序输出的第一资料数据段与第二资料数据段为串行资料信号。在一实施例中，第一资料数据段位于第一时间区段，第二资料数据段位于第二时间区段。第二扩展板于第一时间区段输出第一资料数据段，并于第二时间区段输出第二资料数据段。

在另一实施例中，第一资料数据段包含第一识别码，第二资料数据段包含第二识别码。在另一实施例中，控制系统还包含第一硬件元件、第二硬件元件以及处理器。第一硬件元件对应第一识别码，第二硬件元件对应第二识别码。处理器耦接第二扩展板及第一硬件元件与第二硬件元件，处理器用以处理串行资料信号。处理器依据第一资料数据段与第一识别码，产生第一控制信号并传送至第一硬件元件。处理器依据第二资料数据段与第二识别码，产生第二控制信号并传送至第二硬件元件。在另一实施例中，第一硬件元件具有第一状态灯，第一状态灯依据第一控制信号显示第一硬件元件的状态。第二硬件元件具有第二状态灯，第二状态灯依据第二控制信号显示第二硬件元件的状态。

在一实施例中，第一扩展板具有第一负载信号，第一负载信号用以指示第一资料数据段的多个起点，第一资料数据段的起点之间具有相异的资料信号，第二扩展板具有第二负载信号，第二负载信号用以指示第二资料数据段的多个起点，第二资料数据段的起点之间具有相异的资料信号。

依据本发明的另一实施例提供一种控制方法，包含依据第一时脉信号，从第一资料信号选取第一资料数据段。依据第二时脉信号，从第二资料信号选取第二资料数据段。依序输出第一资料数据段与第二资料数据段，其中依序输出的第一资料数据段与第二资料数据段为串行资料信号。在一实施例中，第一资料数据段位于第一时间区段，第二资料数据段位于第二时间区段。第二扩展板于第一时间区段输出第一资料数据段，并于第二时间区段输出第二资料数据段。

在另一实施例中，控制方法还包含处理串行资料信号，依据第一资料数据段与第一资料数据段所包含的第一识别码，产生第一控制信号并传送至第一硬件元件，其中第一硬件元件对应第一识别码。依据第二资料数据段与第二资料数据段所包含的第二识别码，产生第二控制信号并传送至第二硬件元件，其中第二硬件元件对应第二识别码。在另一实施例中，第一硬件元件具有第一状态灯，第一状态灯依据第一控制信号显示第一硬件元件的状态。第二硬件元件具有第二状态灯，第二状态灯依据第二控制信号显示第二硬件元件的状态。

综合以上所述，本发明提供的控制系统及其控制方法将来自多个扩展板的多个资料数据段串形成一串行资料信号，通过连接到硬盘背板的一组共享信号传输线来传输此串行资料信号，进而减少占用硬盘背板的信号传输线的数量。

以上的关于本揭露内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。

附图说明

图1是依据本发明一实施例所绘示的控制系统的示意图。

图2是依据本发明的一实施例所绘示的控制系统的系统架构图。

图3A是依据本发明一实施例所绘示的第一时脉信号及第一资料信号的示意图。

图3B是依据本发明一实施例所绘示的第二时脉信号及第二资料信号的示意图。

图3C是依据本发明一实施例所绘示的串行资料信号的示意图。

图3D是依据本发明一实施例所绘示的第一资料数据段与第二资料数据段及其第一负载信号与第二负载信号的示意图。

图4是依据本发明一实施例所绘示的控制方法的方法流程图。

图中：

100：控制系统

EXP1：第一扩展板

EXP2：第二扩展板

CLK_IN：时脉输入端

CLK_OUT：时脉输出端

LOAD1_IN：第一负载信号输入端

LOAD1_OUT：第一负载信号输出端

LOAD2_IN：第二负载信号输入端

LOAD2_OUT：第二负载信号输出端

Data_IN：信号输入端

Data_OUT：信号输出端

BP：背板

PR：处理器

HDD1：第一硬件元件

HDD2：第二硬件元件

SL1：第一状态灯

SL2：第二状态灯

CTL1：第一控制信号

CTL2：第二控制信号

CLK1：第一时脉信号

CLK2：第二时脉信号

SIG1：第一资料信号

SIG2：第二资料信号

SSG：串行资料信号

Data1：第一资料数据段

Data2：第二资料数据段

N1：第一识别码

N2：第二识别码

T1：第一时间区段

T2：第二时间区段

LOAD1：第一负载信号

LOAD2：第二负载信号

D1～D4：资料信号

P1～P6：起点

具体实施方式

请参照图1，图1是依据本发明一实施例所绘示的控制系统的示意图。如图1所示，控制系统100包含第一扩展板EXP1、第二扩展板EXP2、处理器PR、第一状态灯SL1以及第二状态灯SL2。第二扩展板EXP2耦接第一扩展板EXP1以及处理器PR，第二扩展板EXP2用以将来自第一扩展板EXP1的信号以及第二扩展板EXP2本身的信号串行成一个串行资料信号并传送至处理器PR。在实务上，第一扩展板EXP1与第二扩展板EXP2为提供电子元件与其他多个装置连接的界面。而在一实施例中，第二扩展板EXP2耦接多个扩展板。举例来说，假设第二扩展板EXP2耦接两个扩展板，第二扩展板EXP2将来自两个扩展板的信号以及第二扩展板EXP2本身的信号串行成一个串行资料信号并传送至处理器PR。处理器PR耦接第一状态灯SL1与第二状态灯SL2。处理器PR是用以将串行信号进行处理，并将处理后的结果传送给第一状态灯SL1与第二状态灯SL2。举例来说，处理器PR是复杂可程序逻辑器件(Complex Programmable LogicDevice,CPLD)、现场可程序逻辑闸阵列(Field Programmable Gate Array,FPGA)或是其他等效的电子元件，本发明在此不加以限制。而第一状态灯SL1与第二状态灯SL2是用以依据处理器PR处理串行信号后所产生的控制信号来显示其对应的硬件元件的运作状态。在实务上，处理器PR可以耦接不只两个状态灯。

请参照图2，图2是依据本发明的一实施例所绘示的控制系统的系统架构图。如图2所示，第一硬件元件HDD1与第二硬件元件HDD2分别与第一扩展板EXP1及第二扩展板EXP2电性连接，第一扩展板EXP1的时脉输出端CLK_OUT电性连接第二扩展板EXP2的时脉输入端CLK_IN。第一扩展板EXP1的第一负载信号输出端LOAD1_OUT电性连接第二扩展板EXP2的第二负载信号输入端LOAD2_IN，第一扩展板EXP1的第一负载信号输入端LOAD1_IN电性连接第二扩展板EXP2的第二负载信号输出端LOAD2_OUT。第一扩展板EXP1的信号输出端Data_out电性连接第二扩展板EXP2的信号输入端Data_IN。

请一并参照图2、图3A与图3B，图3A是依据本发明一实施例所绘示的第一时脉信号及第一资料信号的示意图。图3B是依据本发明一实施例所绘示的第二时脉信号及第二资料信号的示意图。第一扩展板EXP1与第二扩展板EXP2分别接收到来自第一硬件元件HDD1的第一资料信号SIG1以及第二硬件元件HDD2的第二资料信号SIG2。如图3A所示，第一扩展板EXP1依据第一时脉信号CLK1，从第一资料信号SIG1选取第一资料数据段Data1。第一扩展板EXP1将第一资料数据段Data1由信号输出端Data_out输出至第二扩展板EXP2。在一实施例中，第一资料信号SIG1与第二资料信号SIG2包含关联于一般计算机硬件元件的运作状态的资料，例如硬盘、磁碟或是光盘机当前的运作状态是正常或是异常等。在某些实施例中，第一时脉信号CLK1与第二时脉信号CLK2具有相同的周期，使第一扩展板EXP1及第二扩展板EXP2在时序上可以对应，进而容易地选取各自的资料信号。然而在另一些实施例中，第一时脉信号CLK1与第二时脉信号CLK2具有不同的周期，本发明不以此为限。

第二扩展板EXP2通过信号输入端Data_IN接收第一资料数据段Data1。如图3B所示，第二扩展板EXP2依据第二时脉信号CLK2，从第二资料信号SIG2选取第二资料数据段Data2。请一并参照图3C，图3C是依据本发明一实施例所绘示的串行资料信号的示意图。如图3C所示，第二扩展板EXP2通过信号输入端Data_IN将第一资料数据段Data1及第二资料数据段Data2依序输出，依序输出的第一资料数据段Data1及第二资料数据段Data2为串行资料信号SSG。在一实施例中，如图3C所示，第一资料数据段Data1与第二资料数据段Data2分别位于第一时间区段T1与第二时间区段T2。第二扩展板EXP2是依据第一时间区段T1与其相邻的第二时间区段T2，依序地输出第一资料数据段Data1与第二资料数据段Data2。

第一扩展板EXP2具有第一负载信号LOAD1，用以指示第一资料数据段Data1的多个起点。每一个起点之间具有相异的资料信号。第二扩展板EXP2具有第二负载信号LOAD2，用以指示第二资料数据段Data2的多个起点。每一个起点之间具有相异的资料信号。在实务上，第一资料数据段Data1与第二资料数据段Data2皆包含了多个不同的硬件元件资料信号。针对不同的硬件元件资料信号，例如是硬件元件的正常运作的资料信号或是异常运作的资料信号等。

请参照图3D，图3D是依据本发明一实施例所绘示的第一资料数据段与第二资料数据段及其第一负载信号与第二负载信号的示意图。如图3D所示，第一负载信号LOAD1及第二负载信号LOAD2就是通过其各自的高准位状态，分别在第一资料数据段Data1与第二资料数据段Data2上指示多个起点并划分出位于低准位的这些不同的资料信号。而在高准位状态之间的多个低准位状态所具有的资料信号就是硬件元件在不同时段所具有的相异的资料信号。

举例来说，如图3D所示，第一负载信号LOAD1将第一资料数据段Data1指示3个起点P1、P2、P3并进行画分。第一时段(也就是起点P1与起点P2之间)所具有的资料信号D1与第二时段(也就是起点P2与起点P3之间)所具有的资料信号D2不相同，同样地，第二负载信号LOAD2将第二资料数据段Data2指示3个起点P4、P5、P6并进行画分。而第一时段所具有的资料信号D3(也就是起点P4与起点P5之间)与第二时段(也就是起点P5与起点P6之间)所具有的资料信号D4不相同。而相异的资料信号D1、D2及D3、D4被分别传送至对应的硬件元件的状态灯时，状态灯会显示硬件元件不同的状态。

在一实施例中，为了让第一扩展板EXP1与第二扩展板EXP2之间的信号传输过程中同步，第一扩展板EXP1透过时脉输出端CLK_OUT将第一时脉信号CLK1传送至第二扩展板EXP2。第一扩展板EXP1透过第一负载信号输出端LOAD1_OUT，将第一负载信号LOAD1传送至第二扩展板EXP2的第二负载信号输入端LOAD2_IN。而第二扩展板EXP2透过第二负载信号输出端LOAD2_OUT，将第二负载信号LOAD2传送至第一扩展板EXP1的第一负载信号输入端LOAD1_IN。

处理器PR被设置于背板BP内，处理器PR的一端与第二扩展板EXP2电性连接，用以处理串行资料信号SSG。在一实施例中，背板BP是一种实体总线，透过背板BP内的多个连接座将电路板连接在一起。处理器PR依据第一资料数据段Data1与第一资料数据段Data1所包含的第一识别码N1产生第一控制信号CTL1，并传送至第一硬件元件HDD1。处理器PR依据第二资料数据段Data2与第二资料数据段Data2所包含的第二识别码N2产生第二控制信号CTL2并传送至第二硬件元件HDD2。

处理器PR的另一端与第一硬件元件HDD1上的第一状态灯SL1以及第二硬件元件HDD2上的第二状态灯SL2电性连接。在一实施例中，第一状态灯SL1与第二状态灯SL2是常见的发光二极管(Light-emitting diode,LED)，并且第一状态灯SL1与第二状态灯SL2是以不同闪烁频率及颜色来显示，但本发明不以此为限。第一状态灯SL1依据第一控制信号CTL1显示所述第一硬件元件的状态，而第二状态灯SL2依据第二控制信号CTL2显示所述第二硬件元件的状态。在一实施例中，第一状态灯SL1及第二状态灯SL2通过不同的灯号显示方式来让使用者了解到硬件元件当前的运作状态。举例来说，当状态灯以绿色恒亮的灯号显示，表示硬件元件正常地运作。当以红色闪烁的灯号显示，则表示硬件元件的运作发生异常。上述所说的状态灯显示方法及其所代表的硬件元件运作状态仅是作为举例说明，本发明不以此实施例为限。

请一并参照图2、图3A～3C及图4，图4是依据本发明一实施例所绘示的控制方法的方法流程图。此控制方法适用于图2的控制系统100。当控制系统100中的第一扩展板EXP1及第二扩展板EXP2分别接收到来自第一硬件元件的第一资料信号SIG1及第二资料信号SIG2时，在步骤S401中，第一扩展板EXP1会依据第一时脉信号CLK1，从第一资料信号段中选取第一资料数据段Data1。在一实施例中，第一时脉信号CLK1具有高准位状态及低准位状态，第一扩展板EXP1依据第一时脉信号CLK1上的高准位状态或低准位状态来选取第一资料数据段Data1。举例来说，如图3A所示，第一扩展板EXP1于第一时脉信号CLK1位于高准位状态时，选取一个资料数据段作为第一资料数据段Data1。而在另一实施例中，第一扩展板EXP1于第一时脉信号CLK1位于低准位状态时，选取一个资料数据段作为第一资料数据段Data1。在某些实施例中，第一资料信号SIG1为一连续信号，此连续的信号包含了多个资料数据段。

当第一扩展板EXP1选取第一资料数据段Data1后，便将第一资料数据段Data1传送至第二扩展板EXP2。在步骤S403中，第二扩展板EXP2会依据第二时脉信号CLK2的高准位状态或低准位状态，从第二资料信号SIG2中选取第二资料数据段Data2。举例来说，如图3B所示，第二扩展板EXP2依据第二时脉信号CLK2上的低准位状态选取第二资料数据段Data2。在一实施例中，第一扩展板EXP1与第二扩展板EXP2同时选取各自的资料数据段。在另一实施例中，第二扩展板EXP2先选取第二资料数据段Data2后，第一扩展板EXP1才选取第一资料数据段Data1。

在接下来的步骤S405中，第二扩展板EXP2依序将第一资料数据段Data1与第二资料数据段Data2输出。在一实施例中，如图3C所示，所选取的第一资料数据段Data1位于第一时间区段T1，而所选取的第二资料数据段Data2位于第二时间区段T2。第二扩展板EXP2透过单一传输线，于第一时间区段T1内输出第一资料数据段Data1，且第二扩展板EXP2于第二时间区段T2内输出第二资料数据段Data2。被第二扩展板EXP2依序输出的第一资料数据段Data1与第二资料数据段Data2为串行资料信号SSG。也就是说，第一资料数据段Data1与第二资料数据段Data2所包含的资料数据是透过第二扩展板EXP2，以串行资料信号SSG的形式一并输出至背板BP内的处理器PR。

更具体地来说，假设第一资料数据段Data1包含有30个位元的资料数据，第二资料数据段Data2也包含30个位元的资料数据。则透过控制系统100及其控制方法，第一资料数据段Data1的30个位元的资料数据及第二资料数据段Data2的30个位元的资料数据可以通过第二扩展板EXP2的信号输入端Data_IN与背板BP内的处理器PR之间的传输线，一并传送出去。也就是说，此单一条传输线可以传送60个位元的资料。而这60个位元的资料就是被包含于串行资料信号SSG当中。在实务上，第一扩展板EXP1与第二扩展板EXP2可以在第一时间区段T1及第二时间区段T2之后的更多时间区段中(例如第三时间区段及第四时间区段)选取更多的资料数据段，而第二扩展板EXP2便可以依序输出更多的资料数据段。

当此串行资料信号SSG由第二扩展板EXP2输出至处理器PR之后，在步骤S407中，处理器PR对此串行资料信号SSG进行处理。在一实施例中，处理器PR为一种数位型态的电路芯片。此电路芯片是由数量极多的逻辑闸所构成，可透过逻辑闸所构成的电路来进行程序性的规划与解析，例如复杂可程序逻辑器件(Complex Programmable Logic Device,CPLD)或是场式可程序闸阵列(Field Programmable Gate Array,FPGA)，但本发明不以此为限。处理器PR可以将包含第一资料数据段Data1以及第二资料数据段Data2的串行资料信号SSG解析并还原成原本的第一资料数据段Data1与第二资料数据段Data2。

在一实施例中，在步骤S407，处理器PR依据第一资料数据段Data1与第一资料数据段Data1所包含的第一识别码N1产生第一控制信号CTL1，并传送至所述第一硬件元件HDD1。在一实施例中，第一资料数据段Data1除了包含本身的资料数据之外，还具有用以识别的标头(header)。标头包含了识别码，识别码对应其所属的硬件元件。处理器PR透过识别码，可以得知第一资料数据段Data1是对应众多硬件元件中的哪一个硬件元件。举例来说，在一实施例中，第一资料数据段Data1的标头包含了第一识别码N1。而第一识别码N1是对应于第一硬件元件HDD1，因此当处理器PR从第一资料数据段Data1的标头辨识出第一识别码N1后，通过第一识别码N1可以知道第一资料数据段Data1是对应第一硬件元件HDD1。处理器PR便依据识别码N1以及第一资料数据段Data1产生第一控制信号CTL1，并传送给第一硬件元件HDD1。

基于相同的道理，在步骤S409中，处理器PR依据第二资料数据段Data2与第二资料数据段Data2所包含的第二识别码N2产生第二控制信号CTL2并传送至所述第二硬件元件HDD2。在一实施例中，处理器PR从第二资料数据段Data2所具有的标头中辨识出第二识别码N2。而第二识别码N2就是对应第二硬件元件HDD2，因此处理器PR将所产生的第二控制信号CTL2传送至第二硬件元件HDD2。在一实施例中，资料数据段本身所包含的资料具有多个位元数(例如60个位元)，而用以辨识的标头具有较少的位元数(例如3个位元)，但本发明不以上述的位元数为限。

当第一硬件元件HDD1与第二硬件元件HDD2分别接收到第一控制信号CTL1与第二控制信号CTL2时，第一硬件元件HDD1上的第一状态灯SL1依据第一控制信号CTL1来显示第一硬件元件HDD1的运作状态。而第二硬件元件HDD2上的第二状态灯SL2依据第二控制信号CTL2来显示第二硬件元件HDD2的运作状态。举例来说，假设第一资料数据段Data1包含60个位元的资料数据，而其资料数据的内容为硬件元件异常运作。当处理器PR依据第一资料数据段Data1所包含的60个位元的资料数据产生第一控制信号CTL1时，第一控制信号CTL1便包含了这个60个位元的资料数据的内容。而当第一状态灯SL1依据第一控制信号CTL1显示硬件元件的状态时，便会显示闪烁的红色灯号(假设闪烁的红色灯号代表硬件元件异常运作)。此时使用者便可以得知所述第一硬件元件目前处于运作异常的状态，进而对第一硬件元件HDD1作进一步的处置。

综合以上所述，本发明的实施例所揭示的控制装置与其控制方法可以将多个扩展板各自所接收到的资料信号串行成一个串行资料信号，并由其中一个扩展板将串行资料信号通过单一传输线路将串行资料信号传送至背板上的处理器。因此可以有效地减少扩展板与背板之间的传输线路的数量，进而降低电路的复杂程度。

虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的申请专利范围。