技术总结
本实用新型公开了一种嵌入式测试存储系统，包括通讯接口电路、主处理器电路、SDRAM存储器接口电路、信号调理电路接口、信号采集电路、供电电路；其中，主处理器电路的第一输入端与所述通讯接口电路连接，主处理器电路的第二输入端与信号采集接口电路的输出端连接，所述主处理器电路的第三输入端、输出端分别与SDRAM存储器接口电路的第一输入端、输出端连接；所述信号调理电路的输出端与信号采集接口的输入端相连；本实用新型提供的嵌入式测试存储系统具有结构紧凑、功耗低、集成度高、抗电磁干扰强、保密性高的特点。
技术研发人员：漆奋平
受保护的技术使用者：湖北三江航天红峰控制有限公司
文档号码：201621464476
技术研发日：2016.12.29
技术公布日：2017.06.30