一种MCU芯片中flash的低功耗管理方法与流程

本发明涉及一种管理方法，具体是一种mcu芯片中flash的低功耗管理方法。

背景技术：

对于芯片设计来说，在设计目标上往往存在冲突，即它们的性能要足够强大，同时功耗又要足够低。特别是像移动手机、pda这样的手持设备，一方面要求电池使用时间足够长，但是其作为智能设备又需要性能强大的处理能力。

技术实现要素：

本发明的目的在于提供一种mcu芯片中flash的低功耗管理方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种mcu芯片中flash的低功耗管理方法，mcu内部包括时钟模块clock、flash存储器、flash接口控制模块flash_intf、芯片配置模块cfg和mcu内核mcu_core所述时钟模块clock负责产生芯片工作所需要的工作时钟，当mcu内核请求读取存储于flash中某一地址对应的内容时，mcu内核mcu_core输出有效的读flash请求信号fls_rd，同时输出对应的读地址信号fls_adr，当flash接口控制模块flash_intf检测到有效的读flash请求信号fls_rd时，将产生flash存储器所需的低功耗接口时序，从flash中把相应存储单元的值读回，并且将读回的值fls_din输送到mcu内核mcu_core。

作为本发明进一步的方案：所述芯片配置模块cfg负责对芯片全局性配置进行控制；全局性配置控制信息包括用于控制芯片中flash接口模块中的各延时控制单元的延时控制信息。

作为本发明再进一步的方案：所述lash接口控制模块flash_intf负责管制管理读flash存储器所需的接口时序。

与现有技术相比，本发明的有益效果是：本发明在芯片中的通过flash接口管理模块对flash存储器进行低功耗的读时序控制，能够节省flash存储器的功耗，从而使mcu芯片适用于低功耗应用要求，本发明还可以通过改变mcu芯片中延时控制单元的延时控制信息，使方案能够适用于不同类型和不同性能的flash的设计项目，具有适用性广的、实用性强的优点。

附图说明

图1为本发明中mcu的系统框图。

图2为本发明中flash接口控制模块框图。

图3为本发明中flash的时序模型示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1～3，本发明实施例中，一种mcu芯片中flash的低功耗管理方法，mcu内部包括时钟模块clock、flash存储器、flash接口控制模块flash_intf、芯片配置模块cfg、mcu内核mcu_core。时钟模块clock负责产生芯片工作所需要的工作时钟。当mcu内核请求读取存储于flash中某一地址对应的内容时，mcu内核mcu_core输出有效的读flash请求信号fls_rd，同时输出对应的读地址信号fls_adr。当flash接口控制模块flash_intf检测到有效的读flash请求信号fls_rd时，将产生flash存储器所需的低功耗接口时序，从flash中把相应存储单元的值读回，并且将读回的值fls_din输送到mcu内核mcu_core。芯片配置模块cfg负责对芯片全局性配置进行控制。在本设计中，这些全局性配置控制信息包括用于控制芯片中flash接口模块中的各延时控制单元的延时控制信息dly_cfg1、dly_cfg2、dly_cfg3。

flash接口控制模块flash_intf负责管制管理读flash存储器所需的接口时序。flash接口控制模块读flash的时序模型如图3所示。fls_cs为flash存储器的选通信号；fls_rd为flash读请求脉冲信号；fls_adr为flash读请求地址信号；fls_dout为flash读返回数据信号。读flash时，接口时序必须要满足flash存储器的选通信号(fls_cs)相对于flash读请求脉冲信号(fls_rd)的建立时间的要求，同时还要满足flash存储器的选通信号(fls_cs)相对于flash读请求脉冲信号(fls_rd)的保持时间的时序要求。读flash存储器操作涉及到flash存储的三种功耗模式。当flash存储器的选通信号为低电平状态(fls_cs=0)时，flash存储器处于standby模式。当flash存储器的选通信号为高有效状态(fls_cs=1)且flash读请求脉冲信号为低电平状态fls_rd=1时，flash存储器处于read模式。当flash存储器的选通信号为高有效状态(fls_cs=1)且flash读请求脉冲信号为低电平状态fls_rd=0时，flash存储器处于static模式。不同的ip提供商提供的flash存储器的在功耗、性能上有差别。flash处于standby模式时，功耗最少。static模式的功耗要比standby模式大，比read模式功耗小。在mcu芯片设计中，为了有利于芯片中数字逻辑的设计，mcu内核工作时钟clk_mcu的占空比一般为50%。在一般的mcu芯片的设计中，当mcu处于运行状态时，会将flash存储器的选通信号一直保持为高有效状态，同时使用mcu内核工作时钟clk_mcu作为flash读请求脉冲信号fls_rd。在这种设计方案里，当mcu处于运行状态时，flash存储器交替处于功耗较高的read模式与static模式。

本发明提出一种mcu芯片的低功耗管理方案，在mcu芯片设计中，通过mcu芯片内部的flash接口管理模块，可以对flash存储器进行智能的功耗模式管理。读取flash存储器时，在满足应用要求的mcu运算处理速度，并且满足flash存储器所要求的接口时序约束的前提下，通过使flash存储器在尽量短的时间里面处于功耗较高的read模式，在尽量长的时间里面处于功耗较低的standby模式，从而使mcu芯片的总功耗更低，使mcu芯片可以应用于对功耗要求更低的应用场合。

flash接口控制模块的设计原理如图2所示。flash接口管理模块根据芯片配置模块cfg传输过来的延时控制单元的延时控制信息dly_cfg1、dly_cfg2、dly_cfg3对flash接口控制模块flash_intf中延时单元的输出延时进行控制。mcu内核时钟clk_mcu经过延时控制单元1delay_cell_1后，输出一次延时信号clk_mcu_dly1，一次延时信号clk_mcu_dly1相对于mcu内核时钟clk_mcu的延时时间为dly1，可以通过延时控制信息dly_cfg1对延时时间为dly1进行调控。一次延时信号clk_mcu_dly1经过延时控制单元2delay_cell_2后，输出二次延时信号clk_mcu_dly2，二次延时信号clk_mcu_dly2相对一次延时信号clk_mcu_dly1的延时时间为dly2，可以通过延时控制信息dly_cfg2对延时时间为dly2进行调控。二次延时信号clk_mcu_dly2经过延时控制单元3delay_cell_3后，输出三次延时信号clk_mcu_dly3，三次延时信号clk_mcu_dly3相对二次延时信号clk_mcu_dly2的延时时间为dly3，可以通过延时控制信息delay_cell_3对延时时间为dly3进行调控。如图2所示，二次延时信号clk_mcu_dly2经过反相器取反后，与mcu内核时钟clk_mcu一起连接到两输入与门的输入端，与门的输出信号作为读flash存储器的读请求脉冲信号fls_rd来驱动flash存储器接口。三次延时信号clk_mcu_dly3经过反相器取反后，与mcu内核时钟clk_mcu一起连接到两输入与门的输入端，与门的输出信号作为flash存储器的选通信号fls_cs来驱动flash存储器接口。通过改变延时控制信息dly_cfg1、dly_cfg2、dly_cfg3对flash接口控制模块flash_intf中延时单元的输出延时进行控制，可以使读请求脉冲信号fls_rd满足脉宽大于最小脉宽时长的要求，同时使其脉宽尽量更小，可以使在读取flash存储器过程中，flash存储器只在相对较短的时间里处于功耗相对较高的read功耗模式。并且，通过在读取flash存储器的数据成功返回后，将flash存储器的选通信号fls_cs关闭，从而使flash存储器只在相对较短的时间里处于功耗相对较高的static功耗模式，其余时间里，flash存储器都处于功耗相对较低的standby功耗模式，因此可以大大降低mcu的功耗。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。