降低MCU芯片待机功耗的系统及方法与流程

本发明涉及MCU领域，特别是涉及一种降低MCU芯片待机功耗的系统及方法。

背景技术：

能源是当今社会关注的一个重要话题，因此，如何高效利用能源决定了人类社会的未来。MCU(微控制器)芯片作为最广泛被使用的通用器件，其消耗的电力能源不容小觑。尤其是在智能城市、智能家居及智能穿戴市场蓬勃发展的机遇下，MCU芯片必定会进入到所有的智能设备中。

在应用场景里，MCU芯片的待机时间通常远超过其工作时间，因此如何将MCU芯片的待机功耗降低成为重中之重。

目前主流的降低MCU芯片待机功耗的实现方法是通过片上电源域开关来实现，从而将MCU芯片的待机功耗降到1uA级别。但是，随着设备系统的复杂化、元器件数量的增加以及系统功耗预算的缩减，1uA级别的芯片待机功耗逐渐不能满足系统的需求，因此需要提供一种新的方法来进一步降低MCU芯片的待机功耗。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种电路结构简单且能进一步降低MCU芯片的待机功耗的降低MCU芯片待机功耗的系统及方法。

本发明的目的是通过以下技术方案来实现的：一种降低MCU芯片待机功耗的系统，包括MCU芯片，所述MCU芯片包括用于待机时工作的超小规模异步电路、与所述超小规模异步电路相连的LDO稳压器、与所述LDO稳压器及所述超小规模异步电路相连的CPU、与所述LDO稳压器相连的存储器、与所述LDO稳压器相连的数字功能模块及与超小规模异步电路相连的模拟电路模块，所述超小规模异步电路在所述MCU芯片进入待机时，完成所述MCU芯片所有功能引脚状态的锁存控制，关闭所述模拟电路模块以及所述LDO稳压器，并在外部唤醒事件产生时异步地响应并开启所述LDO稳压器及所述模拟电路模块，同时释放所有功能引脚的锁存状态。

所述降低MCU芯片待机功耗的系统还包括与所述MCU芯片相连的VCC电源引脚、待机唤醒功能引脚及其余功能引脚。

所述超小规模异步电路、所述LDO稳压器及所述模拟电路模块分别与所述VCC电源引脚相连，由宽范围IO电源电压供电，所述CPU、所述存储器及所述数字功能模块由特定工艺需要的芯片内核电路电源供电。

所述超小规模异步电路使用高压器件和异步电路来实现，所述超小规模异步电路还与所述待机唤醒功能引脚及所述其余功能引脚相连。

所述模拟电路模块内部设计了电源开关，当所述MCU芯片进入待机时，所述模拟电路模块内部的电源开关都被关闭。

一种降低MCU芯片待机功耗的方法，包括以下步骤：

通过CPU执行进入超低待机功耗模式的指令；

通过MCU芯片进入待机工作模式；

通过超小规模异步电路锁存所有功能引脚的当前状态；

通过所述超小规模异步电路关闭所述MCU芯片上的模拟电路模块；

通过所述超小规模异步电路关闭所述MCU芯片上的LDO稳压器；以及

所述MCU芯片进入超低待机功耗模式。

所述降低MCU芯片待机功耗的方法还包括以下步骤：

待机唤醒功能引脚接收唤醒事件信号，所述MCU芯片片外唤醒事件发生；

所述超小规模异步电路开启所述MCU芯片上的所述LDO稳压器；

所述超小规模异步电路开启所述MCU芯片上的所述模拟电路模块；

所述超小规模异步电路释放所有功能引脚的锁存状态；以及

所述MCU芯片退出所述超低待机功耗模式。

所述LDO稳压器与所述超小规模异步电路相连，所述CPU与所述LDO稳压器及所述超小规模异步电路相连，所述LDO稳压器还与存储器及数字功能模块相连，所述模拟电路模块与所述超小规模异步电路相连。

所述超小规模异步电路、所述LDO稳压器及所述模拟电路模块分别与VCC电源引脚相连，由宽范围IO电源电压供电，所述CPU、所述存储器及所述数字功能模块由特定工艺需要的芯片内核电路电源供电。

所述超小规模异步电路使用高压器件和异步电路来实现，所述超小规模异步电路还与待机唤醒功能引脚及其余功能引脚相连。

本发明的有益效果是：电路结构简单、电路规模较小且能将MCU芯片的待机功耗降低至约30nA的降低MCU芯片待机功耗的系统及方法。

附图说明

图1为本发明降低MCU芯片待机功耗的系统的系统架构图；

图2为本发明降低MCU芯片待机功耗的方法的方法流程图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，图1为本发明降低MCU芯片待机功耗的系统的系统架构图，本发明降低MCU芯片待机功耗的系统包括MCU芯片、与MCU芯片相连的VCC电源引脚、待机唤醒功能引脚及其余功能引脚，MCU芯片包括用于待机时工作的超小规模异步电路、与超小规模异步电路相连的LDO稳压器、与LDO稳压器及超小规模异步电路相连的CPU、与LDO稳压器相连的存储器、与LDO稳压器相连的数字功能模块及与超小规模异步电路相连的模拟电路模块。

其中，超小规模异步电路、LDO稳压器及模拟电路模块分别与VCC电源引脚相连，由宽范围IO电源电压供电，CPU、存储器及数字功能模块由特定工艺需要的芯片内核电路电源供电；超小规模异步电路还与待机唤醒功能引脚及其余功能引脚相连。超小规模异步电路无需时钟信号，模拟电路模块包括模数转换器、数模转换器、传感器等电路子模块。

超小规模异步电路在MCU芯片进入待机时，完成MCU芯片所有功能引脚状态的锁存控制，模拟电路模块的关闭以及LDO稳压器的关闭；并在外部唤醒事件产生时异步地响应并开启LDO稳压器，开启模拟电路模块以及释放功能引脚的锁存状态，超小规模异步电路使用高压器件和异步电路来实现以降低其漏电电流。

LDO稳压器在MCU芯片待机时处于关闭状态，从而使得所有工作在芯片内核电路电源下的电路(CPU、存储器、数字功能模块)几乎无电流消耗。

模拟电路模块内部设计了电源开关，当MCU芯片进入待机时，所有模拟电路模块内部的电源开关都将关闭以实现极低的模拟电路漏电。

如图2所示，图2为本发明降低MCU芯片待机功耗的方法的方法流程图，本发明降低MCU芯片待机功耗的方法包括以下步骤：

步骤一，CPU执行进入超低待机功耗模式的指令。

步骤二，MCU芯片进入待机工作模式。

步骤三，超小规模异步电路锁存所有功能引脚的当前状态。

步骤四，超小规模异步电路关闭MCU芯片上的模拟电路模块。

步骤五，超小规模异步电路关闭MCU芯片上的LDO稳压器。

步骤六，MCU芯片进入超低待机功耗模式。

步骤七，待机唤醒功能引脚接收唤醒事件信号，MCU芯片片外唤醒事件发生。

步骤八，超小规模异步电路开启MCU芯片上的LDO稳压器。

步骤九，超小规模异步电路开启MCU芯片上的模拟电路模块。

步骤十，超小规模异步电路释放所有功能引脚的锁存状态。

步骤十一，MCU芯片退出超低待机功耗模式。

其中，步骤一至步骤六为MCU芯片进入超低待机功耗模式的流程，步骤七至步骤十一为MCU芯片退出超低待机功耗模式的流程。

本发明降低MCU芯片待机功耗的系统及方法与现有技术相比，具有以下优点：通过进一步缩小MCU芯片待机时工作的电路规模，使用高压器件与异步电路来设计待机时工作的电路，定制化片上模拟电路并采用超低漏电的工艺器件将MCU芯片的待机功耗降低至约30nA。

综上所述，本发明降低MCU芯片待机功耗的系统及方法，电路结构简单且能进一步降低MCU芯片的待机功耗。