相关申请的交叉引用
本申请要求于2016年7月18日提交的申请号为10-2016-0090816的韩国专利申请的优先权，其全部内容通过引用并入本文。
本发明的示例性实施例涉及一种包括非易失性存储器装置的存储器系统，且更特别地，涉及一种对非易失性存储器装置执行垃圾收集操作的存储器系统，以及用于操作该存储器系统的方法。
背景技术：
计算机环境范例已经转变为普适计算系统，其能够在任何时间和任何地点使用。由于此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增长。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统作为数据存储装置。存储器系统可用作便携式电子装置的主存储器或辅助存储器。
因为使用存储器装置的存储器系统不具有活动部件，所以它们提供优良的稳定性、耐用性、高信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡以及固态驱动器(ssd)。
技术实现要素：
本发明的实施例涉及一种存储器系统，其在存储器装置中执行垃圾收集操作时，可考虑存储器装置中的区域的损耗程度即损耗水平来实现损耗均衡，并且涉及一种用于操作存储器系统的方法。
根据本发明的实施例，存储器系统包括：存储器装置，其包括多个存储器阵列，多个存储器阵列中的每个包括多个存储块；以及控制器，其适于设置超级块，并且基于每个超级块的有效页面信息和损耗水平对超级块执行垃圾收集操作，超级块中的每个包括属于多个存储器阵列中的两个或更多个存储器阵列的各自存储块。
每个超级块的有效页面信息可包括有效页面的数量，并且每个超级块的损耗水平可分别基于包括在超级块中的坏块的数量。
控制器可通过将坏块的页面计数为有效页面来对超级块执行垃圾收集操作。
控制器可通过对坏块的数量分配权重(weight)以产生加权的坏块的数量，将有效页面的数量与加权的坏块的数量相加，并且将具有相加的结果中的最小和值的超级块选择为牺牲块来执行垃圾收集操作。
权重可表示包括在每个坏块中的页面的总数量。
控制器可基于坏块的数量来停用包括多于阈值数量的坏块的超级块。
控制器可基于阈值数量来调整权重。
控制器可同时擦除包括在每个超级块中的存储块的数据，并且同时在存储块的各自页面中写入数据或同时从各自页面中读取数据。
每个超级块可包括位于两个以上的不同存储器阵列中的相同物理块位置的存储块。
多个存储器阵列可对应于包括在不同存储器芯片中的存储器管芯。
根据本发明的另一实施例，存储器系统包括：存储器装置，其包括多个存储器阵列，多个存储器阵列中的每个包括多个存储块；以及控制器，其适于生成超级块的有效页面信息和坏块信息，并且基于有效页面信息和坏块信息，确定用于在超级块中选择用于垃圾收集操作的牺牲块的参考值，超级块中的每个包括属于多个存储器阵列中的两个或更多个存储器阵列的各自存储块。
控制器可通过分别对包括在超级块中的有效页面的数量和坏块的数量进行计数来生成有效页面信息和坏块信息。
控制器可通过对所计数的坏块的数量分配权重以产生加权的坏块的数量，并将所计数的有效页面的数量与加权的坏块的数量相加来确定参考值。
权重可表示包括在每个坏块中的页面的总数量。
控制器可确定存储器装置的空白空间，并且当空白空间小于阈值时，控制器可比较参考值，将具有参考值中的最小参考值的超级块选择为牺牲块，并对牺牲块执行垃圾收集操作。
控制器可通过对存储器装置中可用于存储新数据的空闲存储块的数量进行计数来确定存储器装置的空白空间。
控制器可通过将存储在牺牲块的有效页面中的数据复制并存储到存储器装置中的空闲存储块中并擦除存储在牺牲块中的数据来执行垃圾收集操作。
控制器可从存储块读取数据，检测读取数据中出现的错误，并基于检测到的错误来确定坏块。
根据本发明的另一实施例，一种用于操作存储器系统的方法包括：生成超级块的有效页面信息和坏块信息，超级块中的每个包括属于不同存储器阵列的各自存储块；基于有效页面信息和坏块信息，确定用于在超级块中选择用于垃圾收集操作的牺牲块的参考值；以及基于参考值对超级块执行垃圾收集操作。
超级块的有效页面信息和坏块信息的生成可包括：分别对包括在超级块中的有效页面的数量和坏块的数量进行计数，并且其中参考值的确定可包括：为所计数的坏块的数量分配权重以产生加权的坏块的数量；以及通过将所计数的有效页面的数量与加权的坏块的数量相加来确定参考值。
附图说明
从下面参照附图对本发明的详细描述中，这些和其它特征与优点对于本发明所属领域的技术人员将变得显而易见，其中：
图1是示出根据本发明的实施例的包括可操作地联接到主机的存储器系统的数据处理系统的图。
图2是示出在图1的存储器系统中采用的存储器装置的配置示例的图。
图3是示意性地示出图2的存储器装置中的存储块的存储器单元阵列电路的图。
图4是示意性地示出图2的存储器装置的存储块的三维配置的图。
图5示出根据本发明的实施例的存储器装置。
图6a和图6b示出在图5的存储器装置中执行的垃圾收集操作。
图7是示出根据本发明的实施例的存储器系统的一般操作的流程图。
图8是示出根据本发明的实施例的存储卡系统的图。
图9是示出根据本发明的实施例的数据处理系统的框图。
图10是示出根据本发明的实施例的固态驱动器(ssd)的框图。
图11是示出根据本发明的实施例的嵌入式多媒体卡(emmc)的框图。
图12是示出根据本发明的实施例的通用闪存(ufs)的框图。
图13是示出根据本发明的实施例的包括存储器系统的用户系统的框图。
具体实施方式
尽管下面参照附图更详细地描述了各种实施例，但是应注意到，本发明可以不同的形式实施，并且不应被解释为仅限于本文所阐述的实施例。相反，提供所描述的实施例以便本公开将是彻底且完全的，并将本发明完全传达给本发明所属领域的技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。
将理解的是，尽管可以在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，比例可能已经被夸大以便清楚地示出实施例的特征。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，其可直接在其它元件上、连接到或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，但不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
进一步注意到的是，在以下描述中，阐述了许多具体细节以提供对本发明的透彻理解。然而，如对于相关领域的技术人员显而易见的是，可在没有一些或全部这些具体细节的情况下实践本发明。在其它情况下，没有详细地描述公知的进程结构和/或进程以避免不必要地模糊本发明。
还应注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有特别说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
在下文中，将参照附图描述本发明的各个实施例。
现在参照图1，根据本发明的实施例，提供了一种包括存储器系统110的数据处理系统100。
数据处理系统100可包括可操作地联接到存储器系统110的主机102。
例如，主机102可包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视机(tv)和投影仪的非便携式电子装置。
存储器系统110可响应于从主机102接收的请求而操作。例如，存储器系统110可存储将由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据将与主机102电联接的主机接口的协议，存储器系统110可利用各种存储装置中的任意一种来实施。存储器系统110可利用诸如以下的各种存储装置中的任何一种来实施：例如，固态驱动器(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)、微型-mmc、安全数字(sd)卡、迷你-sd、微型-sd、通用串行总线(usb)存储装置、通用闪存(ufs)装置、标准闪存(cf)卡、智能媒体(sm)卡、记忆棒等。
存储器系统110的存储装置可利用诸如动态随机存取存储器(dram)和静态随机存取存储器(sram)的易失性存储器装置或诸如只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电随机存取存储器(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器装置实施。
存储器系统110可包括：存储器装置150，其用于存储将由主机102访问的数据；以及控制器130，其可操作地联接到存储器装置150，用于控制数据在存储器装置150中的存储以及存储的数据从存储器装置150到主机102的传输。
控制器130和存储器装置150可集成到单个半导体装置中。例如，控制器130和存储器装置150可集成到配置为固态驱动器(ssd)的单个半导体装置中。当存储器系统110用作ssd时，可显著增加与存储器系统110电联接的主机102的操作速度。
控制器130和存储器装置150可集成到配置为诸如以下的存储卡的单个半导体装置中：例如，个人计算机存储卡国际协会(pcmcia)卡、标准闪存(cf)卡、智能媒体卡(smc)、记忆棒、多媒体卡(mmc)、rs-mmc、微型-mmc、安全数字(sd)卡、迷你-sd、微型-sd、sdhc以及通用闪存(ufs)装置。
对于另一实例，存储器系统110可配置为计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑盒、数码相机、数字多媒体广播(dmb)播放器、三维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的储存器、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、rfid装置或配置计算系统的各种组成元件之一的部分。
当装置的电力供应中断时，存储器系统110的存储器装置150可保留所存储的数据。存储器装置150可在写入操作期间存储从主机102提供的数据，并在读取操作期间将所存储的数据提供到主机102。存储器装置150可包括多个存储器阵列150_1至150_n，每一个存储器阵列包括多个存储块，例如，存储块blk0至blkn-1。存储块blk0至blkn-1中的每一个可包括多个页面(未示出)。每个页面可包括联接到字线(wl)的多个存储器单元(参见图3)。存储器装置150可以是非易失性存储器装置。例如，非易失性存储器装置可以是闪速存储器。闪速存储器可具有三维(3d)堆叠结构。
存储器系统110的控制器130可响应于来自主机102的请求来控制存储器装置150。例如，在从主机102接收到读取请求时，控制器130可向存储器装置发出读取命令和地址，其用于读取存储在存储器装置中的所请求地址中的数据，并且可将从存储器装置150读取的数据提供给主机102。而且，响应于从主机102接收的编程请求(也称为写入请求)，控制器130可发出写入命令、地址和写入数据，并且可控制存储器装置的操作，其用于将写入数据存储到存储器装置150中。写入数据与写入请求一起从主机102提供到存储器控制器。控制器130可控制存储器装置150的一个或多个操作，包括读取操作、写入操作和擦除操作。控制器130还可控制存储器装置150的一个或多个后台操作，例如包括损耗均衡操作和垃圾收集操作。
根据图1所示的实施例，控制器130可包括主机接口单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、nand闪速控制器(nfc)142以及存储器144，其均可操作地联接到内部总线。
主机接口单元132提供主机102和控制器130之间的接口。例如，主机接口单元132可接收和处理从主机102提供的请求、地址和数据。主机接口单元132还可将从存储器装置读取的数据传输到主机102。主机接口单元132可通过诸如以下的各种公知接口协议中的至少一种与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)以及电子集成驱动器(ide)。
ecc单元138可在读取操作期间检测并校正从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ecc单元138可不校正错误位，并且可输出指示校正错误位失败的错误校正失败信号。
ecc单元138可基于诸如以下的编码调制来执行错误校正操作：低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem，bch)码、turbo码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、分组编码调制(blockcodedmodulation，bcm)等。ecc单元138可包括用于错误校正操作的所有电路、系统或装置。
pmu140可提供并管理用于控制器130的电力，即用于包括在控制器130中的组成元件的电力。可采用任何适用的pmu。
nfc142可用作控制器130和存储器装置150之间的存储器接口，以允许控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150包括闪速存储器时，或更具体地，当存储器装置150包括nand闪速存储器时，nfc142可在处理器134的控制下生成用于存储器装置150的控制信号并且处理数据。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求来控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供至主机102，并将从主机102提供的数据存储在存储器装置150中。当控制器130控制存储器装置150的操作时，存储器144可存储由控制器130和存储器装置150用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。
存储器144可利用易失性存储器来实施。例如，存储器144可利用静态随机存取存储器(sram)或动态随机存取存储器(dram)来实施。如上所述，存储器144可存储由主机102和存储器装置150用于读取操作和写入操作的数据。为存储数据，存储器144可包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
处理器134可控制存储器系统110的操作。例如，处理器134可响应于来自主机102的写入请求或读取请求，控制对存储器装置150的写入操作或读取操作。处理器134可驱动被称为闪存转换层(ftl)的固件，以控制存储器系统110的操作。在一个实施例中，处理器134可利用微处理器来实施。在另一实施例中，处理器134可利用中央处理单元(cpu)来实施。
管理单元(未示出)可被包括在处理器134中，用于执行存储器装置150的坏块管理操作。例如，管理单元可找到包括在存储器装置150中的对于进一步使用处于令人不满意状况的坏存储块，并且对坏存储块执行坏块管理。当存储器装置150是闪速存储器，例如nand闪速存储器时，由于nand逻辑功能的特性，在写入操作期间，例如在编程操作期间，可能发生编程失败。在坏块管理期间，可将编程失败的存储块或坏存储块的数据编程到新存储块中。可靠的坏块管理可减少使用效率的劣化，并增加存储器装置150的可靠性。
图2是示出图1的存储器装置150的图。
参照图2，存储器装置150可包括多个存储块blk0至blkn-1。例如，存储器装置150可包括第0块210至第(n-1)块240。多个存储块210至240中的每一个可包括多个页面。例如，多个存储块210至240中的每一个可包括2m个页面(2m页面)，本发明将不限于此。多个页面中的每一个可包括电联接到字线的多个存储器单元。
根据每个存储器单元中可存储或表达的位的数量，存储器装置150可包括如单层单元(slc)存储块和多层单元(mlc)存储块的多个存储块。slc存储块可包括利用每个能够存储1位数据的存储器单元实施的多个页面。mlc存储块可包括利用每个能够存储多位数据(例如，两位或更多位数据)的存储器单元实施的多个页面。包括利用每个能够存储3位数据的存储器单元实施的多个页面的mlc存储块可被定义为三层单元(tlc)存储块。
多个存储块210至240中的每一个可在写入操作期间存储从主机装置102提供的数据。并且，多个存储块中的每一个可在读取操作期间将所存储的数据提供到主机102。
图3是示出图2的存储器装置150中的存储块330的电路图。
参照图3，存储器装置150的存储块330可包括被实施为存储器单元阵列并且联接到多个位线bl0至blm-1的多个单元串340。每列的单元串340可包括至少一个漏极选择晶体管dst和至少一个源极选择晶体管sst。多个存储器单元或存储器单元晶体管mc0至mcn-1可串联地联接在选择晶体管sst和dst之间。各个存储器单元mc0至mcn-1可由每个存储多个位的数据信息的多层单元(mlc)构成。单元串340中的每一个可电联接到多个位线bl0至blm-1中的对应位线。作为参照，在图3中，“dsl”可表示漏极选择线，“ssl”可表示源极选择线，“csl”可表示共源线。
虽然图3示出了由nand闪速存储器单元构成的存储块330作为示例，但是应当注意的是，根据本实施例的存储器装置150的存储块330不限于nand闪速存储器，并且可由nor闪速存储器、组合至少两种存储器单元的混合闪速存储器或者控制器内置在存储器芯片中的1-nand闪速存储器实施。半导体装置的操作特性不仅可应用于电荷存储层由导电浮栅构成的闪速存储器装置，而且可应用于电荷存储层由介电层构成的电荷捕获闪存(ctf)。
存储器装置150的电压供应块310可提供将根据操作模式被供应到各个字线的字线电压(例如，编程电压、读取电压和通过电压)，以及提供将被供应到形成有存储器单元的体材料(bulk)(例如，阱区)的电压。电压供应块310的电压生成操作可通过控制电路(未示出)的控制来执行。电压供应块310可生成多个可变读取电压以生成多个读取数据，响应于控制电路的控制来选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且将字线电压提供给所选择的字线和未选择的字线。
存储器装置150的读取/写入电路320由控制电路控制，并且可根据操作模式用作读出放大器或写入驱动器。例如，在验证/正常读取操作的情况下，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。此外，在编程操作的情况下，读取/写入电路320可用作根据将存储在存储器单元阵列中的数据来驱动位线的写入驱动器。在编程操作中，读取/写入电路320可从缓冲器(未示出)接收将写入存储器单元阵列中的数据，并且可根据输入的数据来驱动位线。为此，读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器(pb)322、324和326，并且多个锁存器(未示出)可被包括在页面缓冲器322、324和326中的每一个中。存储器装置150可被实施为二维或三维存储器装置。
图4示出存储器装置150利用三维非易失性存储器装置来实施并包括多个存储块blk0至blkn-1的情况。更具体地，图4是示出以在第一至第三方向上延伸的三维结构(或垂直结构)实施的图2的存储器装置150的存储块blk0至blkn-1的图。
包括在存储器装置150中的各个存储块blk0至blkn-1可包括多个nand串(诸如图3的nand串340)，每个nand串在第二方向上延伸。多个nand串可在第一方向和第三方向上以规则的间隔分隔。每个nand串可联接到位线(例如，图3的联接到位线bl0的nand串340)。如图3所示，共源线csl可联接到块的每个nand串的源极选择晶体管sst。形成块的多个nand串可联接到至少一个联接到每个漏极选择晶体管dst的栅极的漏极选择线dsl、至少一个联接到每个源极选择晶体管sst的栅极的源极选择线ssl、多个字线wl1至wln-1、至少一个虚拟字线wl0以及共源线csl。每个nand串可包括多个晶体管结构，例如sst、dst和mc0至mcn-1(参见图3)。
也就是说，在存储器装置150的多个存储块blk0至blkn-1之中，各个存储块blk0至blkn-1可联接到多个位线、多个漏极选择线、多个源极选择线、多个字线、多个虚拟字线以及多个共源线，因此，可包括多个nand串。此外，在各个存储块blk0至blkn-1中，多个nand串可联接到一个位线，并且可在一个nand串中实现多个晶体管。每个nand串的漏极选择晶体管可联接到相应的位线，并且每个nand串的源极选择晶体管可联接到共源线。(参见图3)。可在每个nand串的漏极选择晶体管dst和源极选择晶体管sst之间设置多个存储器单元mc1至mcn-1。也就是说，在存储器装置150的多个存储块blk0至blkn-1中，可在存储块blk0至blkn-1中的每一个中实现多个存储器单元。
下面参照图5至图7描述根据本发明的实施例的在图1的存储器系统110中的控制器130的控制下在存储器装置150中执行的垃圾收集操作。
图5示出根据本发明的实施例的存储器装置。为了方便起见，参照图1所示的存储器装置150来进行描述。
参照图1，存储器装置150可包括多个存储器阵列150_1至150_n。存储器阵列150_1至150_n可包括在单个存储器芯片或多个存储器芯片中。存储器阵列150_1至150_n中的每一个可表示单个存储器管芯。然而，图1至图5所示的存储器装置150仅仅是本发明的一个实施例，并且本发明的概念和精神不限于此。
存储器阵列150_1至150_n中的每一个可包括多个存储块mb，其是存储器单元的物理块。图5示出每个存储器阵列包括八个存储块并且八个存储块中的每一个可由物理块地址来标识的情况。存储块可在存储器阵列150_1至150_n中具有彼此相关的块位置。例如，布置在第一行中的存储块mb11至mbn1可具有第一块位置bp1。换言之，第一块位置bp1表示存储块mb11至mbn1在相应的存储器阵列的内部中被布置在相似的物理位置上。在图5所示的本发明的实施例中，有八个块位置bp1至bp8。简而言之，存储块在存储器阵列150_1至150_n中被布置在八个相似的物理位置上。
图1中的存储器系统110的控制器130可将具有相同物理位置的存储块分组成超级块sp。例如，存储器阵列150_1至150_n中具有第一块位置bp1的存储块mb11至mbn1可形成第一超级块sp1。由于包括在一个超级块中的存储块被布置在相同的物理位置上，所以它们可具有相似的特性。此外，由于基于超级块执行擦除操作，或者由于数据被同时写入包括在一个超级块中的存储块的页面中和/或从包括在一个超级块中的存储块的页面被同时读取，所以在一个超级块中的存储块的存储器单元的损耗水平可能是相似的。
简而言之，包括在一个超级块中的存储块的存储器单元可能具有相似的劣化可能性，并且由于所执行操作的种类和执行操作的次数对于一个超级块的存储块是相同的，所以它们的损耗状态可能是相似的。例如，当在存储器装置150上执行许多操作并因此在第一超级块sp1中的第一存储块mb11损耗成坏块bb时，包括在第一超级块sp1中的其它存储块也很可能随着时间的推移被确定为坏块。
因此，如果存储器装置基于超级块执行操作，那么考虑到源于包括在每个超级块中的存储块的物理位置和操作状态的相似性的存储块的特性，则存储器装置需要执行垃圾收集操作。图6a和图6b描述基于包括在超级块中的存储块的这种特性在存储器装置150中执行的垃圾收集操作。
图6a和图6b示出在图5的存储器装置150中执行的垃圾收集操作。这些附图简单地示出包括在n个存储器阵列中的多个存储块mb1至mbn，以及对通过对存储块mb1至mbn进行分组而形成的超级块sp执行垃圾收集操作。根据本发明的实施例，存储块mb1至mbn在相应的存储器阵列中被布置在八个不同的物理位置上，因此具有相似物理位置的存储块mb1至mbn形成八个超级块sp1至sp8。然而，本发明的概念和精神不限于此。
参照图6a，可以看出，图1中的存储器系统110的控制器130基于包括在存储器装置150中的超级块sp1至sp8的有效页面信息执行垃圾收集操作。
有效页面信息可包括有效页面的数量，其是有效页面计数(vpc)值。换言之，由于控制器130基于超级块执行写入、读取和擦除操作，所以也可基于超级块来执行垃圾收集操作。例如，控制器130可通过对包括在超级块中的存储块的有效页面的数量进行计数并将所计数的数量相加来确定超级块的有效页面信息。然后，超级块中的每个存储块的有效页面计数数量的总和是超级块的有效页面信息。
随后，在垃圾收集操作期间，控制器130可比较各个超级块的有效页面信息，并将具有最小有效页面信息值的超级块选择为牺牲块vb。存储在被选择为牺牲块vb的超级块的有效页面中的数据可被复制到另一个超级块或存储块中，然后可擦除被选择为牺牲块vb的超级块(以下也称为牺牲超级块)。以这种方式，可获得用于存储数据的额外的空白空间。总而言之，通过清空具有最小有效页面数量的超级块，可有效地获得空白空间。
由于控制器130基于超级块执行基本操作，所以包括在一个超级块中的存储块可具有相似的有效页面数量。因此，控制器130可通过超级块的代表性存储块的有效区域百分比来确定有效页面信息，而不是对每个单个存储块的有效页面的数量进行计数来确定有效页面信息。存储块的有效区域百分比由以下公式给出：
(vp/va)*100，其中vp是存储块中的有效页面的数量，va是存储块中的所有页面的总数量。
以图6a所示的超级块sp中的第一超级块sp1至第三超级块sp3为例，可以看出，有效页面信息是根据每个超级块的代表性存储块的有效区域百分比确定的，分别为47％、50％和53％。作为示例，假设包括在每个存储块中的页面的总数量为1000，并且每个超级块包括16个存储块(n＝16)，计数的有效页面数量vpc1至vpc3如下。
vpc1＝n*(1000*47％)＝7520
vpc2＝(n-1)*(1000*50％)＝7500
vpc3＝(n-2)*(1000*53％)＝7420
在上述计算中，进一步假设第二超级块sp2的第二存储块mb2和第三超级块sp3的第一存储块mb1和第三存储块mb3是坏块bb，因此，从计数的有效页面数量中减去对应于所确定的坏块bb的页面的数量。毕竟，由于可能不对被确定为坏块bb的存储块执行一般操作，所以它们被排除在有效区域之外。因此，基于计数的有效页面数量vpc1至vpc3的计算结果，在垃圾收集操作期间，可选择具有最小计数的有效页面数量的第三超级块sp3作为牺牲块vb，使得将存储在第三超级块sp3中的数据复制到另一个存储块中，并且对第三超级块sp3执行擦除操作。
然而，如上所述，包括在一个超级块中的存储块被布置在相似的物理位置上，并且在包括在一个超级块中的存储块中执行写入、读取和/或擦除操作的次数是相同的。为此，包括两个坏块bb即第一存储块mb1和第三存储块mb3的第三超级块sp3的存储块，可比没有坏块的第一超级块sp1的存储块或较第三超级块sp3包括更少坏块的第二超级块sp2的存储块更快地损耗。
如果第三超级块sp3被选择为牺牲块vb，并且对第三超级块sp3执行复制操作和擦除操作，则损耗水平已经很差的第三超级块sp3的存储块的损耗水平变得更差，从而增加坏块bb的数量。第三超级块sp3中的坏块的数量的增加可能比当选择第一超级块sp1或第二超级块sp2作为牺牲块vb时坏块的数量的增加更快。此外，为了操作效率，控制器130可停用包括预定参考数量的坏块的超级块，使得不能访问包括预定参考数量的坏块的超级块。在这种情况下，当执行操作时，控制器130可停用已经包括两个坏块bb的第三超级块sp3。
包括更多坏块的超级块具有较低的有效区域百分比，并且增加了该超级块被选择为牺牲块vb的可能性。然而，由于在超级块中存在许多坏块，所以这意味着该超级块中的剩余存储块可能比没有坏块或具有较少坏块的超级块中的存储块更快地损耗。因此，如果将具有最大数量的坏块的超级块选择为牺牲块，则损耗水平可能劣化，从而提高超级块应被停用的可能性。下面参照图6b，根据本发明的另一实施例来描述考虑到这些事实的垃圾收集操作。
参照图6b，图1中的存储器系统110的控制器130基于包括在存储器装置150中的超级块sp1至sp8的有效页面信息和坏块信息执行垃圾收集操作。
如前所述，有效页面信息可包括超级块sp1至sp8的计数的有效页面数量vpc。有效页面信息也可表示包括在超级块sp1至sp8中的存储块的有效区域百分比。坏块信息可包括关于超级块sp1至sp8中被确定为坏块的存储块的信息。坏块信息可表示被确定为坏块的存储块的数量及其对超级块sp1至sp8中的每一个的权重。这里，权重可对应于包括在每个存储块中的页面的总数量。
以图6b所示的超级块中的第一超级块sp1至第三超级块sp3为例，可以看出，有效页面信息通过每个超级块中的代表性存储块的有效区域百分比来管理，分别为47％、50％和53％。基于有效页面信息，可计算出第一超级块sp1至第三超级块sp3的计数的有效页面数量vpc，并且可通过将被确定为坏块的存储块的权重与计数的有效页面数量vpc相加来计算用于选择牺牲块的参考值rv。当假设每个存储块中包括的页面的总数量为1000，并且每个超级块包括16个存储块(n＝16)时，用于选择第一超级块sp1至第三超级块sp3的牺牲块的各个参考值rv1至rv3如下。
rv1＝n(1000*47％)＝7520
rv2＝(n-1)(1000*50％)+1000＝8500
rv3＝(n-2)(1000*53％)+2*1000＝9420
根据参考值rv1至rv3的计算结果，在垃圾收集操作期间选择具有最小参考值的第一超级块sp1作为牺牲块vb，并且将存储在第一超级块sp1中的数据复制到其它存储块中，并且可执行用于擦除第一超级块sp1的所有存储块的擦除操作。简而言之，根据本发明的实施例的垃圾收集操作，可不仅考虑到有效页面而且还考虑到坏块信息，来对具有相对较少数量的坏块的超级块执行复制和擦除操作。毕竟，可将其存储器单元较少损耗的超级块选择为牺牲块，从而使存储器装置损耗均衡。当计算参考值rv时，可根据用于确定坏块的参考或用于基于所确定的坏块停用超级块的参考来调整给予坏块的权重。
图7是示出根据本发明的实施例的图1中的存储器系统110的一般操作的流程图。
1)生成有效页面信息(s710)
图1中的存储器系统110的控制器130可建立多个超级块，并为每个超级块生成有效页面信息。控制器130可通过对包括在每个超级块中的存储块的有效页面的数量进行计数来生成有效页面信息。在实施例中，可使用每个超级块中的代表性存储块的有效区域百分比来计算有效页面信息。
2)生成坏块信息(s720)
控制器130可确定包括在每个超级块中的存储块中的坏块，并生成关于坏块的信息。例如，控制器130可检测从存储块读取的页面中已发生的错误。如果所检测到的错误超过图1中的控制器130的ecc单元138可校正的位的数量，则控制器130可将该页面确定为失效页面。当存储块中存在超过预定参考数量的失效页面时，可将存储块确定为坏块。控制器130可将在每个超级块中确定的坏块的数量作为坏块信息进行管理。
3)设置参考值(s730)
控制器130可基于在步骤s710中生成的有效页面信息和在步骤s720中生成的坏块信息，确定在垃圾收集操作期间用于选择牺牲块的参考值rv。可通过将权重反映到坏块信息中，然后将坏块信息添加到相应的有效页面信息来获得超级块的参考值rv。这里，权重可对应于包括在每个坏块中的页面的总值。可根据基于包括在其中的坏块的数量来停用超级块的参考来调整权重。
4)检查空白空间(s740)
控制器130可检查存储器装置150中可存储新数据的空白空间。当空白空间小于预定阈值时，控制器130可执行垃圾收集操作。存储器装置150的空白空间可对应于可用于存储新数据的空闲存储块的数量。当空闲存储块的数量小于预定阈值数量(步骤s740中为“是”)时，存储器系统110的操作可继续进行至步骤s750。
5)确定牺牲块(s750)和执行垃圾收集操作(s760)
当空闲存储块的数量小于预定阈值数量(步骤s740中为“是”)时，控制器130可通过将在步骤s730中获得的所计算的超级块的参考值rv与预定阈值进行比较来确定牺牲块。或者，可将超级块的参考值rv彼此进行比较，并且可将具有最小值的超级块确定为牺牲块。参照图7，当超级块的参考值rv小于预定阈值(步骤s750中为“是”)时，存储器系统110的操作可继续进行至步骤s760。也就是说，在步骤s760中，超级块被确定为牺牲块，并且可对该超级块执行垃圾收集操作。
如上所述，存储器装置包括通过根据其物理位置的相关性对存储块进行分组而获得的多个超级块，并基于超级块执行操作，并且可不仅考虑到有效页面的数量而且还考虑到坏块的数量来执行垃圾收集操作。因此，包括相对较多坏块的超级块，这意味着其损耗水平相对较高，可从牺牲块的候选者中被排除，因此可实现更均匀的损耗均衡。因此，可通过执行垃圾收集操作在存储器装置中实现改善的损耗均衡，同时获取空白空间。
以下参照图8至图13更详细地描述包括存储器系统110的数据处理系统和各种电子装置。
图8是示出根据本发明的实施例的包括存储器系统的数据处理系统的示例的图。更具体地，图8示出存储卡系统6100。
参照图8，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
存储器控制器6120与可由非易失性存储器(nvm)实施的存储器装置6130连接，并且可访问存储器装置6130。例如，存储器控制器6120可控制对存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可提供存储器装置6130与主机之间的接口，并且可驱动用于控制存储器装置6130的固件。也就是说，存储器控制器6120可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6130可对应于上面参照图1描述的存储器系统110中的存储器装置150。
因此，存储器控制器6120可包括诸如随机存取存储器(ram)、处理单元、主机接口、存储器接口和错误校正单元的组件。
存储器控制器6120可通过连接器6110与例如上面参照图1描述的主机102的外部装置通信。例如，如上面参照图1所述，存储器控制器6120可配置为通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wifi以及蓝牙。因此，根据实施例的存储器系统和数据处理系统可应用于有线/无线电子设备，特别是，移动电子设备。
存储器装置6130可由非易失性存储器实施。例如，存储器装置6130可由诸如以下的各种非易失性存储器装置来实施：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)以及自旋转移扭矩磁性ram(stt-mram)。
存储器控制器6120和存储器装置6130可集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成到单个半导体装置中来构造固态驱动器(ssd)。此外，存储器控制器6120和存储器装置6130可构造诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)以及通用闪存(ufs)。
图9是示出根据本发明的实施例的包括存储器系统的数据处理系统6200的示例的图。
参照图9，数据处理系统6200可包括：存储器装置6230，其通过至少一个非易失性存储器nvm实施；存储器控制器6220，其控制存储器装置6230。如上面参照图1所描述的，图9所示的数据处理系统6200可以是诸如存储卡(例如，cf、sd和微型sd)的存储介质。存储器装置6230可对应于上面参照图1描述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于上面参照图1描述的存储器系统110中的控制器130。
存储器控制器6220可响应于来自主机6210的请求来控制对存储器装置6230的读取操作、写入操作和擦除操作。存储器控制器6220可包括全部可操作地联接到内部总线的中央处理单元(cpu)6221、例如随机存取存储器(ram)6222的缓冲存储器、错误校正码(ecc)电路6223、主机接口6224以及例如nvm接口6225的存储器接口中的至少一个。
cpu6221可控制对存储器装置6230的操作，诸如读取、写入、文件系统管理、坏页面管理等。ram6222根据cpu6221的控制来操作，并且可用作工作存储器、缓冲存储器、高速缓冲存储器等。在ram6222被用作工作存储器的情况下，由cpu6221处理的数据被临时存储在ram6222中。在ram6222被用作缓冲存储器的情况下，ram6222用于缓冲将从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。在ram6222被用作高速缓冲存储器的情况下，ram6222可用于使具有低速的存储器装置6230能够以高速操作。
ecc电路6223可对应于上面参照图1描述的控制器130的ecc单元138。如上面参照图1所述的，ecc电路6223可生成用于校正从存储器装置6230接收的数据中的失效位或错误位的错误校正码(ecc)。此外，ecc电路6223可对待提供给存储器装置6230的数据执行错误校正编码，并且生成添加有奇偶校验位的数据。奇偶校验位可存储在存储器装置6230中。ecc电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可通过使用奇偶校验位来校正错误。例如，如上面参照图1所述的，ecc电路6223可通过使用诸如以下的各种编码调制之一来校正错误：低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bch)码、turbo码、里德-所罗门(rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)以及分组编码调制(bcm)。
存储器控制器6220通过主机接口6224向主机6210传输数据以及从主机6210接收数据，并且通过nvm接口6225向存储器装置6230传输数据以及从存储器装置6230接收数据。主机接口6224可通过诸如以下的各种接口协议中的至少一种与主机6210连接：并行高级技术附件(pata)总线、串行高级技术附件(sata)总线、小型计算机系统接口(scsi)、通用串行总线(usb)、高速外围组件互连(pcie)或nand接口。进一步地，由于诸如wifi或长期演进(lte)的无线通信功能或移动通信协议被实现，所以存储器控制器6220可通过与诸如主机6210的外部装置或除主机6210之外的另一外部装置连接来传输和接收数据。特别地，由于存储器控制器6220被配置为通过各种通信协议中的至少一种与外部装置通信，因此根据实施例的存储器系统和数据处理系统可应用于有线/无线电子设备，特别是，移动电子设备。
图10是示出根据本发明的实施例的包括存储器系统的数据处理系统的示例的图。更具体地，图10示出根据本发明的实施例的包括存储器系统的固态驱动器(ssd)6300。
参照图10，ssd6300可包括存储器装置6340和控制器6320，其中存储器装置6340可包括多个非易失性存储器(nvm)。控制器6320可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6340可对应于上面参照图1描述的存储器系统110中的存储器装置150。
控制器6320可通过多个通道ch1、ch2、ch3……chi与存储器装置6340连接。控制器6320可包括至少一个处理器6321、缓冲存储器6325、错误校正码(ecc)电路6322、主机接口6324和诸如非易失性存储器(nvm)接口6326的存储器接口。
缓冲存储器6325临时存储从主机6310接收的数据或从包括在存储器装置6340中的多个非易失性存储器nvm接收的数据，或者临时存储多个非易失性存储器nvm的元数据。例如，元数据包括含有映射表的映射数据。缓冲存储器6325可通过易失性存储器或非易失性存储器来实施，其中易失性存储器诸如但不限于：动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、双倍数据速率(ddr)sdram、低功率ddr(lpddr)sdram以及图形随机存取存储器(gram)，非易失性存储器诸如但不限于：铁电随机存取存储器(fram)、电阻式随机存取存储器(reram)、自旋转移扭矩磁性随机存取存储器(stt-mram)以及相变随机存取存储器(pram)。虽然为便于解释在图10中示出了缓冲存储器6325设置在控制器6320内部，但是应当注意的是，缓冲存储器6325可设置在控制器6320外部。
ecc电路6322在编程操作中计算将被编程在存储器装置6340中的数据的错误校正码值，在读取操作中基于错误校正码值对从存储器装置6340读取的数据执行错误校正操作，并且在对失效数据的恢复操作中对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324提供关于诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326提供关于存储器装置6340的接口功能，存储器装置6340通过多个通道ch1、ch2、ch3……chi被连接。
由于每个应用上面参照图1描述的存储器系统110的多个ssd6300被使用，因此可实施例如独立磁盘冗余阵列(raid)系统的数据处理系统。在raid系统中，可包括多个ssd6300和用于控制多个ssd6300的raid控制器。在通过从主机6310接收写入命令来执行编程操作的情况下，raid控制器可在多个raid级别即多个ssd6300之中选择对应于从主机6310接收的写入命令的raid级别信息的至少一个存储器系统，即至少一个ssd6300，并且可向所选择的ssd6300输出对应于写入命令的数据。此外，在通过从主机6310接收读取命令来执行读取操作的情况下，raid控制器可在多个raid级别即多个ssd6300之中选择对应于从主机6310接收的读取命令的raid级别信息的至少一个存储器系统，即至少一个ssd6300，并且可将从所选择的ssd6300输出的数据提供至主机6310。
图11是示出根据本发明的实施例的包括存储器系统的嵌入式多媒体卡(emmc)6400的图。
参照图11，emmc6400可包括通过至少一个nand闪速存储器实施的存储器装置6440和控制器6430。控制器6430可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6440可对应于上面参照图1描述的存储器系统110中的存储器装置150。
控制器6430可通过多个通道与存储器装置6440连接。控制器6430可包括主机接口6431、至少一个内核6432和例如nand接口6433的存储器接口。
内核6432控制emmc6400的操作，主机接口6431提供控制器6430和主机6410之间的接口功能，并且nand接口6433提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可以是诸如上面参照图1所述的mmc接口的并行接口，并且可以是诸如超高速(uhs)-i/uhs-ii和通用闪存(ufs)接口的串行接口。
图12示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例。具体地，图12是示出应用根据本发明的实施例的存储器系统的通用闪存(ufs)系统6500的框图。
参照图12，ufs系统6500可包括ufs主机6510、多个ufs装置6520和6530、嵌入式ufs装置6540和可移除ufs卡6550。ufs主机6510可以是有线/无线电子设备特别是移动电子设备的应用处理器。
ufs主机6510、ufs装置6520和6530、嵌入式ufs装置6540和可移除ufs卡6550可分别通过ufs协议与外部装置，即有线/无线电子设备，特别是移动电子设备，通信。ufs装置6520和6530、嵌入式ufs装置6540和可移除ufs卡6550可实施为上面参照图1描述的存储器系统110，特别是被实施为上面参照图8描述的存储卡系统6100。嵌入式ufs装置6540和可移除ufs卡6550可通过除ufs协议之外的另一协议通信。例如，嵌入式ufs装置6540和可移除ufs卡6550可通过诸如但不限于以下的各种卡协议进行通信：usb闪存驱动器(ufd)、多媒体卡(mmc)、安全数字(sd)、迷你sd和微型sd。
图13示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例。具体地，图13是示出根据本发明的实施例的包括存储器系统的用户系统6600的框图。
参照图13，用户系统6600可包括用户接口6610、存储器模块6620、应用处理器6630、网络模块6640和存储模块6650。
应用处理器6630可驱动包括在用户系统6600中的组件和操作系统(os)。例如，应用处理器6630可包括用于控制包括在用户系统6600中的组件的控制器、接口、图形引擎等。应用处理器6630可通过片上系统(soc)提供。
存储器模块6620可作为用户系统6600的主存储器、工作存储器、缓冲存储器或高速缓冲存储器操作。存储器模块6620可包括诸如动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、双倍数据速率(ddr)sdram、ddr2sdram、ddr3sdram、低功率双倍数据速率(lpddr)sdram、lpddr2sdram和lpddr3sdram的易失性随机存取存储器，或诸如相变随机存取存储器(pram)、reram、磁性随机存取存储器(mram)和铁电随机存取存储器(fram)的非易失性随机存取存储器。例如，应用处理器6630和存储器模块6620可通过基于堆叠封装(pop)被封装来安装。
网络模块6640可与外部装置通信。例如，网络模块6640不仅可支持有线通信，而且可支持诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)等的各种无线通信，并且因此可与有线/无线电子设备，特别是移动电子设备通信。根据这一事实，根据实施例的存储器系统和数据处理系统可应用于有线/无线电子设备。网络模块6640可包括在应用处理器6630中。
存储模块6650可存储诸如从应用处理器6630接收的数据的数据，并将存储在其中的数据传输到应用处理器6630。存储模块6650可由诸如相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪速存储器、nor闪速存储器以及三维nand闪速存储器的非易失性半导体存储器装置来实现。此外，存储模块6650可被设置为诸如用户系统6600的存储卡和外部驱动器的可移除存储介质。也就是说，存储模块6650可对应于上面参照图1描述的存储器系统110，并且可实现为上面参照图10至图12描述的ssd、emmc和ufs。
用户接口6610可包括用于将数据或命令输入到应用处理器6630或者用于将数据输出到外部装置的接口。例如，用户接口6610可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和电动机的用户输出接口。
在根据实施例的将上面参照图1描述的存储器系统110应用于用户系统6600的移动电子设备的情况下，如上所述，应用处理器6630控制移动电子设备的一般操作，并且作为通信模块的网络模块6640控制与外部装置的有线/无线通信。作为移动电子设备的显示/触摸模块的用户接口6610显示由应用处理器6630处理的数据或者支持来自触摸面板的数据的输入。
根据本发明的实施例，存储器装置可根据其物理位置的相关性将存储块分组成超级块，基于超级块执行操作，并且不仅考虑到有效页面的数量而且还考虑到坏块的数量来执行垃圾收集操作。以这种方式，可将包括相对多的坏块即比其它块更多地损耗的超级块从牺牲块的选择中排除，并且最终可减少超级块之间的损耗差异。简而言之，通过执行垃圾收集操作，可实现更均匀的损耗均衡，同时确保存储器装置中额外的空白空间。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。