技术特征：
技术总结
本公开涉及延迟缓冲器。一种装置包括：用于执行处理的两个或更多个线程的指令的处理电路、用于同时存储两个或更多个线程的上下文数据的硬件寄存器、以及用于提交线程的被执行的指令的结果的提交电路，其中，对于每个线程，提交电路按照程序顺序提交该线程的指令。提供至少一个延迟缓冲器来缓冲至少一个阻塞指令，阻塞指令的执行被处理电路完成但在程序顺序中同一线程的更先前指令的执行未被完成。这可以帮助解决线程间阻塞，从而提高性能。
技术研发人员：约瑟·阿尔贝托·若昂;黄子强;亚历杭德罗·里科·卡罗
受保护的技术使用者：ARM有限公司
技术研发日：2018.02.26
技术公布日：2018.09.14