PDN谐振知悉唤醒控制的制作方法

背景

优先权要求

本专利申请要求于2018年5月1日提交的题为“pdnresonanceawarewakeupcontrol(pdn谐振知悉唤醒控制)”的美国非临时申请no.15/967,872的优先权，该美国非临时申请被转让给本申请受让人并由此通过援引明确纳入于此。

本公开一般涉及各自纳入唤醒控制电路以控制经由功率递送网络(pdn)向负载电路的功率递送的方法和装置，尤其涉及各自具有pdn谐振知悉唤醒控制电路的方法和装置。

背景技术：

电子设备通常纳入处理器来执行各种功能，诸如电话、互联网接入、相机/视频功能等。处理器可以包括各种电路模块以执行那些功能。在功率递送和消耗方面，这些电路模块可被称为电路负载，因为电路模块在工作时会汲取功率。电路负载由电源供电，诸如电池、pmic、墙壁插件或开关。功率经由功率递送网络(pdn)从电源递送到负载电路。pdn可以包括各种路由、开关和/或驱动程序。由于pdn的这些组件的电特性，流经pdn的电源浪涌可能会以谐振频率振荡。

为了节省功率，电路负载可在不使用时进入睡眠模式。从睡眠模式或从掉电状态顺序地唤醒(例如，上电)的负载电路吸收pdn上的涌入电流，并因此可能会触发谐振频率。pdn谐振频率可能会放大涌入电流并导致负载电路处较大的电压跌落。此类较大的电压跌落会导致负载电路的功能故障。为了确保pdn上的电子电路的安全和正常运行，可能需要这些问题的解决方案。

概述

本概述标识了一些示例方面的特征，并且不是对所公开的主题内容的排他性或穷尽性描述。各特征或各方面是被包括在本概述中还是从本概述中省略不旨在指示这些特征的相对重要性。描述了附加特征和方面，并且这些附加特征和方面将在阅读以下详细描述并查看形成该详细描述的一部分的附图之际变得对本领域技术人员显而易见。

提出了一种装置的诸方面。该装置包括功率递送网络，被配置成经由该功率递送网络被供电的多个负载电路，以及被配置成以基于该功率递送网络的谐振频率的频率来使该多个负载电路上电的唤醒控制电路。

提出了用于使多个负载电路上电的方法的各方面。该方法包括通过电源经由功率递送网络将功率递送到该多个负载电路；以及通过唤醒控制电路以基于该功率递送网络的谐振频率的频率来使该多个负载电路上电。

提出了另一装置的诸方面。该装置包括具有第一多个负载电路和第一唤醒控制电路的第一时钟域。该第一唤醒控制电路被配置成通过调整第一基时钟频率来使第一多个负载电路上电。该装置进一步包括具有第二多个负载电路和第二唤醒控制电路的第二时钟域。该第二唤醒控制电路被配置成通过调整第二基时钟频率来使第二多个负载电路上电，该第一基时钟频率和该第二基时钟频率不同。该第二唤醒控制电路被进一步配置成由第一唤醒控制电路使第一多个负载电路上电触发地使第二多个负载电路上电。

附图简述

现在将参照附图藉由示例而非限定地在详细描述中给出装置和方法的各个方面，其中：

图1是纳入唤醒控制电路的装置的示图。

图2是图1的装置的唤醒控制电路的示图。

图3是图2的时钟控制器的信号状态图。

图4是用于唤醒/上电图2的负载电路的唤醒控制电路的信号示图。

图5是解说图2的唤醒控制电路240的效果的电源电压的示图。

图6是纳入唤醒控制电路以跨时钟域唤醒负载电路的另一装置的示图。

图7是根据本公开的某些方面的用于唤醒/上电多个负载电路的方法。

图8是根据本公开的某些方面的用于跨时钟域唤醒/上电负载电路的方法。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可以实践这些概念。在一些实例中，以框图形式示出众所周知的结构与组件以避免湮没此类概念。

如本文中所使用的，呈动词“耦合”的各种时态的术语“耦合到”可以意味着元素a被直接连接到元素b或者其他元素可以被连接在元素a和b之间(即，元素a是与元素b间接连接的)。在电气组件的情形中，术语“耦合到”在本文中也可以用于表示导线、迹线或其他导电材料被用于电连接元件a和b(以及电连接在它们之间的任何组件)。在一些示例中，术语“耦合到”表示在元件a和b之间有电流流动。

具有唤醒控制电路以控制经由功率递送网络(pdn)向负载电路的功率递送的方法和装置通过非限定性示例来呈现。唤醒控制电路是知悉pdn谐振频率的。经由pdn将负载电路从睡眠模式或降电状态唤醒可能会导致供应给负载电路的电压下降。此类电压跌落可能超过阈值并导致负载电路中的各种功能错误。为了管理电压跌落问题，唤醒控制电路可以错开对负载电路的上电。但是，如果负载电路上电的速率或频率与pdn谐振频率相匹配，则电压摆幅(电压过冲和跌落)可能会加剧，因为电压摆幅会与pdn谐振频率谐振。知悉pdn谐振频率的唤醒控制电路可以有利地和动态地调整负载电路的上电频率。在一些示例中，可以通过软件来控制使负载电路上电的频率。由于pdn谐振频率可逐板而异，因此唤醒控制电路可单独地调整上电频率。

图1是纳入唤醒控制电路140的装置100的示图。例如，装置100可以是以下一者：(数据中心或互联网)服务器、移动计算系统(例如，膝上型计算机、平板、蜂窝电话、交通工具等)、物联网设备、以及虚拟现实或增强现实系统。装置100包括电源110、pdn120、负载电路132(例如，负载电路130-1至130-4)和唤醒控制电路140。pdn120、负载电路130-1至130-4和唤醒控制电路140可以是时钟域102的一部分。如以下所呈现的，时钟域102基于时钟信号来唤醒或上电负载电路130-1至130-4。这些组件可以在同一管芯上或在不同管芯上。这些组件可以在同一封装或设备中或在不同封装或设备中。

电源110被配置成经由pdn120将功率递送到负载电路130-1至130-4，以使负载电路130-1至130-4从睡眠或降电状态唤醒/上电。电源110可以包括例如电源管理集成电路(pmic)、低压差调节器(ldo)、驱动器、通过门和/或开关。

pdn120被配置成将功率从电源110递送到负载电路130-1至130-4以至少使负载电路130-1至130-4上电。pdn120可以包括导电迹线和/或耦合到这些导电迹线的无源元件(例如，电容器或电感器)。pdn120可进一步包括开关和/或驱动器以控制功率递送。pdn120的电特性可以包括谐振频率。例如，为了使负载电路130-1至130-4上电，电源110可以瞬时地递送大量的电流/功率。然而，由于pdn120的电特性(诸如电阻、电容和/或电感)，所以大量的电流/功率不能瞬时地递送到负载电路130-1至130-4。负载电路130-1至130-4上的电压可能会经历因pdn120的谐振频率而引起的振铃。

负载电路130-1至130-4可以包括用于执行装置100的各功能的各种电路。例如，负载电路130-1至130-4可以包括存储器和/或处理电路。在一些示例中，负载电路130-1至130-4中的每一者可以包括存储器。负载电路130-1至130-4被配置成经由pdn120由电源110供电。例如，负载电路130-1(130-2、130-3、130-4等)在sv-1(sv-2、sv-3、sv4等)处经由pdn120从电源110接收电源电压。负载电路130-1至130-4分别通过上电信号pu-1至pu-4来上电。例如，处于第一状态(例如，逻辑0)的上电信号pu-1(pu-2、pu-3、pu-4等)可以使负载电路130-1(130-2、130-3、130-4等)处于睡眠模式，而不经由pdn120从电源110汲取功率。处于第二状态(例如，逻辑1)的上电信号pu-1(pu-2、pu-3、pu-4等)可以唤醒负载电路130-1(130-2、130-3、130-4等)以经由pdn120从电源110汲取功率。

唤醒控制电路140被配置成接收主上电信号，并且作为响应，断言上电信号pu-1至pu-4以分别唤醒/上电负载电路130-1至130-4(例如，使得负载电路130-1至130-4能经由pdn120从电源110汲取和接收功率)。在一些示例中，唤醒控制电路140被配置成错开上电信号pu-1至pu-4的断言，以错开对负载电路130-1至130-4的唤醒/上电。负载电路130-1至130-4的错开唤醒/上电可以减少电源电压sv-1至sv-4上的振铃。此外，唤醒控制电路140可以被配置成以基于(例如，减轻、避免或不同于)pdn120的谐振频率的频率来使负载电路130-1至130-4上电。以此方式，可以减轻由于pdn120的谐振频率而引起的振铃或电压跌落。

图2是图1的装置100的唤醒控制电路240的示图。唤醒控制电路240可以是图1的唤醒控制电路140的实例并且被纳入图1的装置100内。唤醒控制电路240包括以下组件中的一些或全部：选择模块242、时钟控制器244、sr锁存器246-1至246-4和sw寄存器248。唤醒控制电路240可以进一步包括顺序唤醒组件250。唤醒控制电路240可以被配置成生成上电信号pu-1至pu-4以使负载电路130-1至130-4(参见图1)上电。唤醒控制电路240可以进一步被配置成以基于谐振频率的频率来唤醒(上电)负载电路130-1至130-4，并且减轻与pdn120(参见图1)的谐振频率的谐振。在一些示例中，减轻与pdn120的谐振频率的谐振包括以不同于该谐振频率的频率唤醒/上电负载电路130-1至130-4。

pdn120(图1)的谐振频率可以通过仿真或通过测量来获得。例如，可以通过模拟pdn120的物理特性(例如，pdn120的导电迹线的长度和厚度)来获得pdn120(图1)的谐振频率。在一些示例中，装置100可以包括测量pdn120的谐振频率的测量电路(未示出)。

选择模块242被配置成基于软件编程和/或基于图1的装置100的操作模式来选择若干延迟信号d1-d4中的一者。延迟信号d1-d4中的每一个延迟信号可以是一个或多个信号。为了便于参考，延迟信号d1-d4中的每一个延迟信号均以单数形式引述。该选择可以基于软件输入。例如，选择模块242接收存储在sw寄存器248中的sw配置信号(指示由软件设置的配置)。软件输入可以设置和/或调整sw寄存器248以选择用于使负载电路130-1至130-4上电的延迟(由此的频率)。软件输入可以在延迟信号d1-d4中选择延迟以使负载电路130-1至130-4上电，从而减轻与pdn120的谐振频率的谐振。以此方式，唤醒控制电路240(借助于选择模块242)基于软件输入来唤醒/上电负载电路130-1至130-4。

选择模块242可以进一步接收指示操作模式的操作模式信号并且基于装置100的操作模式来选择延迟信号d1-d4。例如，对于高性能模式，pdn120中的更多驱动器可以被开启以递送更多功率以满足高性能模式的性能要求。例如，负载电路130-1至130-4可能以pdn谐振频率工作，并且谐振可能被激发以导致非常大的电压跌落。选择模块242可以响应于指示高性能模式的操作模式信号来选择不同的延迟信号d1-d4。以此方式，负载电路130-1到130-4可以以与pdn120的谐振频率不同的频率被唤醒/上电以减轻谐振，从而基于装置100的操作模式来减轻谐振效应。选择模块242将所选择的延迟信号(例如，延迟信号d1-d4中的一者)输出到247上。

时钟控制器244被配置成基于在247上接收到的延迟信号(例如，通过时钟或频率划分)来调整基时钟频率的延迟。以此方式，纳入唤醒控制电路240的装置100可以通过调整基时钟频率来以该频率使多个负载电路130-1至130-4上电。在一些示例中，时钟控制器244接收时钟clk作为基时钟，并且基于在247上接收到的延迟信号来向时钟clk的上升沿添加延迟。时钟控制器244将经延迟时钟输出到clk_sr(例如，时钟或频率划分)。时钟域102(图2)可以基于时钟clk来唤醒/上电负载电路130-1至130-4(图1)。

顺序唤醒组件250可被配置成触发对另一时钟域的负载电路的唤醒/上电。顺序唤醒组件250被配置成基于对时钟域102(图1)的负载电路130-1至130-4的唤醒/上电来接收信令。例如，顺序唤醒组件250接收上电信号pu-1至pu-4中的一者。此外，由软件编程的sw寄存器254存储用于接收到的上电信号pu-1至pu-4中的一者的延迟。sw寄存器254控制延迟器252，延迟器252被配置成将接收到的上电信号pu-1至pu-4中的一者延迟由sw寄存器254设置的时间段。延迟器252可以是例如计数器。顺序唤醒组件250将延迟的接收到的上电信号pu-1至pu-4中的一者作为seq_en信号输出，以使不同时钟域的负载电路上电。图6呈现了关于跨时钟域唤醒/上电负载电路的更多细节。

图3是图2的时钟控制器244的信号状态图。图3解说了基于延迟信号d1的值的时钟clk和时钟clk_sr的状态(例如，延迟信号d1由选择模块242基于sw配置信号和操作模式信号来选择)。在此示例中，时钟控制器244被配置成通过划分输入时钟clk的频率来调整该输入时钟clk的频率。时钟控制器244可以按不同方式调整输入时钟clk的频率。例如，时钟控制器244可以对延迟信号d2-d3使用不同的分频器来划分输入时钟clk的频率。

图3解说了在延迟信号d1为1(以及延迟信号d1被选择并被置于图2的247上)的情况下，时钟控制器244不划分时钟clk的频率。所输出的经延迟时钟信号clk_sr将与时钟clk处于同一频率。在延迟信号d1为2(以及延迟信号d1被选择并被置于图2的247上)的情况下，时钟控制器244将时钟clk的频率除以2。所输出的经延迟时钟信号clk_sr将是时钟clk的频率的一半。在延迟信号d1为4(以及延迟信号d1被选择并被置于图2的247上)的情况下，时钟控制器244将时钟clk的频率除以4。所输出的经延迟时钟信号clk_sr将是时钟clk的频率的四分之一。在延迟信号d1为8(以及延迟信号d1被选择并被置于图2的247上)的情况下，时钟控制器244将时钟clk的频率除以8。所输出的经延迟时钟信号clk_sr将是时钟clk的频率的八分之一。

参照图2，sr锁存器246-1至246-4被配置成输出上电信号pu-1至pu-4以唤醒/上电负载电路130-1至130-4(参见图1)。在一些示例中，sr锁存器246-1至246-4由经延迟时钟clk_sr进行时钟控制。sr锁存器246-1接收指示唤醒/上电负载电路130-1至130-4的上电信号。sr锁存器246-1至246-4可形成链。例如，sr锁存器246-1的输出被提供作为sr锁存器246-2的输入，依此类推。在经延迟时钟clk_sr的第一上升沿，sr锁存器246-1将断言信号输出到上电信号pu-1上。上电信号pu-1被提供给负载电路130-1以唤醒/上电负载电路130-1。在经延迟时钟clk_sr(由时钟控制器244根据在247上接收到的延迟信号来延迟)的第二上升沿，sr锁存器246-2锁存输入的上电信号pu-1并将断言信号输出到上电信号pu-2上。上电信号pu-2被提供给负载电路130-2以唤醒/上电负载电路130-2。

在经延迟时钟clk_sr(由时钟控制器244根据在247上接收到的延迟信号来延迟)的第三上升沿，sr锁存器246-3锁存输入的上电信号pu-2并将断言信号输出到上电信号pu-3上。上电信号pu-3被提供给负载电路130-3以唤醒/上电负载电路130-3。在经延迟时钟clk_sr(由时钟控制器244根据在247上接收到的延迟信号来延迟)的第四上升沿，sr锁存器246-4锁存输入的上电信号pu-3并将断言信号输出到上电信号pu-4上。上电信号pu-4被提供给负载电路130-4以唤醒/上电负载电路130-4。

图4是用于唤醒/上电图2的负载电路的唤醒控制电路240的信号示图。主上电信号被断言以发起对负载电路130-1至130-4(图1)的唤醒/上电。时钟控制器244(图2)响应于时钟clk(450)的计时而输出经延迟时钟clk_sr的第一上升沿e1。在经延迟时钟clk_sr的第一上升沿e1处，sr锁存器246-1(图2)输出并断言上电信号pu-1(451)。上电信号pu-1被提供给负载电路130-1(图1)以唤醒/上电负载电路130-1。

时钟控制器244(图2)响应于时钟clk(452)的计时而输出经延迟时钟clk_sr的第二上升沿e2。在经延迟时钟clk_sr的第二上升沿e2处，sr锁存器246-2(图2)输出并断言上电信号pu-2(453)。上电信号pu-2被提供给负载电路130-2(图1)以唤醒/上电负载电路130-2。时钟控制器244(图2)响应于时钟clk(454)的计时而输出经延迟时钟clk_sr的第三上升沿e3。在经延迟时钟clk_sr的第二上升沿e3处，sr锁存器246-3(图2)输出并断言上电信号pu-3(455)。上电信号pu-3被提供给负载电路130-3(图1)以唤醒/上电负载电路130-3。时钟控制器244(图2)响应于时钟clk(456)的计时而输出经延迟时钟clk_sr的第三上升沿e4。在经延迟时钟clk_sr的第二上升沿e4处，sr锁存器246-4(图2)输出并断言上电信号pu-4(457)。上电信号pu-4被提供给负载电路130-4(图1)以唤醒/上电负载电路130-4。

seq_en信号在由软件编程的延迟之后被断言。参照图2，在该示例中，顺序唤醒组件250接收上电信号pu-4。在延迟d0(通过软件经由图2的sw寄存器254编程)之后，顺序唤醒组件250断言seq_en信号以触发对另一时钟域的负载电路的唤醒/上电。

图5是解说图2的唤醒控制电路240的效果的电源电压的示图。例如，电源电压可以是在sv-1(图1)处的电源电压。波形560是根据本公开的某些特征的电源电压sv-1。例如，波形560可以是通过操作图2的唤醒控制电路240而产生的电源电压sv-1。波形561是不利用本公开的各特征的电源电压sv-1，并且经历由于pdn120的谐振频率而引起的振铃。如图所示，波形561的振铃表明较大的电压过冲和跌落。图5解说了波形560呈现比波形561小的振铃(较小的电压过冲和跌落)。波形560包括峰值p0(电压过冲)和谷值d0(电压跌落)，而波形561包括峰值p1和谷值d。峰值p0低于峰值p1，而谷值d0高于谷值d1。波形560的电压摆幅因此小于波形561的电压摆幅。此外，波形560呈现比波形561的稳定时间t1更短的稳定时间t0。结果，与不利用本公开的各特征的装置相比，根据本公开的某些特征操作的装置将会接收更稳定的电压电源(电源电压sv-1)。

图6是纳入唤醒控制电路以跨时钟域唤醒/上电负载电路的另一装置的示图。术语“第一”和“第二”被用于引用和区分元素，而不是实质修饰语。例如，装置600可以是以下一者：(数据中心或互联网)服务器、移动计算系统(例如，膝上型计算机、平板、蜂窝电话、交通工具等)、物联网设备、以及虚拟现实或增强现实系统。第一时钟域102包括第一多个负载电路132和第一唤醒控制电路140(见图1)。第一唤醒控制电路140被配置成接收时钟clk并且通过调整由该时钟clk提供的第一基时钟频率来使第一多个负载电路132上电。

第二时钟域602包括第二多个负载电路632和第二唤醒控制电路640。第二多个负载电路632可以是第一多个负载电路132的实例，而第二唤醒控制电路640可以是第一唤醒控制电路140(参见图1)的实例。第二唤醒控制电路640被配置成接收第二时钟clk_2并且通过调整由该第二时钟clk_2提供的第二基时钟频率来使第二多个负载电路632上电。在一些示例中，第一基时钟频率和第二基时钟频率是不同的频率。

第一时钟域102的第一多个负载电路132经由pdn120(图1)由电源110供电。第二时钟域602的第二多个负载电路632经由pdn620由电源110供电。pdn620可以是图1的pdn120的实例。在一些示例中，第一时钟域102和第二时钟域602可以由不同的电源来供电。在一些示例中，第一时钟域102和第二时钟域602可以共享pdn。装置600的各组件可以是相同管芯或不同管芯和封装的一部分。在一些示例中，第一唤醒控制电路140可被配置成以基于(例如，避免或减轻)功率递送网络120的谐振频率的频率来使第一多个负载电路132上电。

第二唤醒控制电路640被进一步配置成由第一唤醒控制电路140使第一多个负载电路132上电触发地使第二多个负载电路632上电。例如，第二唤醒控制电路640从第一唤醒控制电路140接收seq_en信号。第一唤醒控制电路140被配置成断言seq_en信号作为唤醒/上电第一多个负载电路132的过程的一部分。通过seq_en信号(参见图2)的断言来触发(例如，实现)第二唤醒控制电路640唤醒/上电第二多个负载电路132。在一些示例中，第二唤醒控制电路640可以接收seq_en信号作为主上电信号。在一些示例中，第二唤醒控制电路640可被配置成以基于(例如，避免或减轻)功率递送网络620的谐振频率的频率来使第一多个负载电路632上电。

图7是根据本公开的某些方面的用于唤醒/上电多个负载电路的方法。例如，图7的操作可以由图1和2呈现的装置100来实现。箭头指示操作之间的特定关系，但不一定是顺序关系。在710，通过电源经由功率递送网络将功率递送到多个负载电路。参照图1，电源110经由pdn120将功率递送到多个负载电路130-1至130-4。例如，电源110可以是在112上输出电压的pmic。经由pdn120将112处的电压作为sv-1处的电源电压提供给负载电路130-1(和/或作为sv-2处的电源电压提供给负载电路130-2等)。

在720，以基于功率递送网络的谐振频率的频率使该多个负载电路上电。例如，参照图1，唤醒控制电路140以基于pdn120的谐振频率的频率使多个负载电路130-1至130-4上电。pdn120(图1)的谐振频率通过仿真或通过测量来获得。例如，可以通过模拟pdn120的物理特性(例如，pdn120的导电迹线的长度和厚度)来获得pdn120(图1)的谐振频率。在一些示例中，装置100可以包括测量pdn120的谐振频率的测量电路(未示出)。

参照图2，选择模块242基于软件编程来选择若干延迟信号d1-d4中的一者。该选择基于软件输入。例如，选择模块242接收存储在sw寄存器248中的sw配置信号(指示由软件设置的配置)。软件输入设置和/或调整sw寄存器248以选择用于使负载电路130-1至130-4上电的延迟(由此的频率)。软件输入在延迟信号d1-d4中选择延迟以使负载电路130-1至130-4上电，以减轻与pdn120的谐振频率的谐振。以此方式，唤醒控制电路240(借助于选择模块242)基于软件输入来唤醒/上电负载电路130-1至130-4。

在730，调整基时钟频率。参照图2，时钟控制器244基于在247上接收到的延迟信号来调整(时钟clk的)基时钟频率的延迟。以此方式，纳入唤醒控制电路240的装置100通过调整时钟clk的基时钟频率来以该频率使多个负载电路130-1至130-4上电。在一些示例中，时钟控制器244接收时钟clk作为基时钟，并且基于在247上接收到的延迟信号来将向时钟clk的上升沿添加延迟。参照图3，时钟控制器244划分时钟clk的基时钟频率的频率并生成输出经延迟时钟clk_sr。

参照图2，时钟控制器244输出经延迟时钟clk_sr以对sr锁存器246-1至246-4计时。sr锁存器246-1至246-4基于经延迟时钟clk_sr的频率来输出上电信号pu-1至pu-4以唤醒/上电负载电路130-1至130-4(图1)。

图8是根据本公开的某些方面的用于跨时钟域唤醒/上电负载电路的方法。例如，图8的操作可以由图6呈现的装置600(其可以纳入由图1和图2呈现的装置100)来实现。箭头指示操作之间的特定关系，但不一定是顺序关系。

在810，通过调整第一基时钟频率来使第一时钟域的第一多个负载电路上电。参照图6，第一时钟域102包括第一多个负载电路132和第一唤醒控制电路140(参见图1)。第一唤醒控制电路140接收时钟clk并且通过调整由该时钟clk提供的第一基时钟频率来使第一多个负载电路132上电。第一唤醒控制电路140以基于(例如，避免或减轻)功率递送网络120的谐振频率的频率来使第一多个负载电路132上电。

在820，通过调整第二基时钟频率来使第二时钟域的第二多个负载电路上电。参照图6，第二时钟域602包括第二多个负载电路632和第二唤醒控制电路640。第二唤醒控制电路640接收时钟clk_2并且通过调整由该时钟clk_2提供的第二基时钟频率来使第二多个负载电路632上电。第一基时钟频率和第二基时钟频率是不同的。第二唤醒控制电路640以基于(例如，避免或减轻)功率递送网络620的谐振频率的频率来使第二多个负载电路632上电。

提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。除非特别另外声明，否则术语“一些/某个”指的是一个或多个。诸如“a、b或c中的至少一个”、“a、b或c中的一个或多个”、“a、b和c中的至少一个”、“a、b和c中的一个或多个”以及“a、b、c或其任何组合”之类的组合包括a、b和/或c的任何组合，并可包括多个a、多个b或多个c。具体而言，诸如“a、b或c中的至少一个”、“a、b或c中的一个或多个”、“a、b和c中的至少一个”、“a、b和c中的一个或多个”以及“a、b、c或其任何组合”之类的组合可以是仅有a、仅有b、仅有c、a和b、a和c、b和c，或者a和b和c，其中任何这种组合可包含a、b或c的一个或多个成员。本公开通篇描述的各个方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。措辞“模块”、“机制”、“元素”、“设备”等等可以不是措辞“装置”的代替。如此，没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于……的装置”来明确叙述的。