专利名称：多路可编程逻辑信号发生器的制作方法
技术领域：
本发明涉及到一种逻辑信号发生器，特别是一种输出信号可随意编程的多路可编程逻辑信号发生器。
现有技术的逻辑信号发生器线路复杂，输出信号单一且为固定信号输出，因而应用范围很窄，特别是需要多种信号时，则需要多台设置才能完成，费用也很高。
本发明的目的在于克服上述缺陷提供一种可多路信号输出，即拥有多个输出通道，每个通道的波形可随意编程控制的多路可编程逻辑信号发生器。
本发明的目的是这样实现的多路可编程逻辑信号发生器，包括外壳、电路板，在电路板上有一个带有键盘和显示电路1的计算机电路2，计算机电路2的数据总线3和一输入输出接口电路4相连，向输入输出接口电路4传送数据；输入输出接口电路4由数据线5、数据线6、数据线7分别向时间变量寄存器8、地址计数器9和状态变量寄存器10传送数据；计算机电路2通过控制总线11和一控制接口电路12相连，实现程控命令传输；控制接口电路12通过控制线13分别和时间变量寄存器8、状态变量寄存器10相连，对时间变量寄存器8和状态变量寄存器10进行片选控制；时间变量寄存器8通过数据线14和时间计数器15相连，给时间计数器15置时间变量值，地址计数器9通过地址总线16分别和时间变量寄存器8、状态变量寄存器10相连，对时间变量和状态变量的输出进行选址控制；状态变量寄存器10通过驱动和输出端子17并行输出多路逻辑信号；控制接口电路12通过控制线18和一钟频源19相连，对钟频源19输出的时钟脉冲CP进行控制；时钟脉冲CP分别和时间计数器15、地址计数器9相连对两者进行计数控制；控制接口电路12上还设有一条初始值控制线d，控制线d分别和时间计数器15、地址计数器9相连，在时间计数器15和地址计数器9之间有一条定时溢出信号控制线a，只有当控制线a的信号为高电平时才允许地址计数器9计数。
多路可编程逻辑信号发生器的时间计数器15和地址计数器9的电路构成基本一样，均为同步逻辑加法或逻辑减法计数器。
多路可编程逻辑信号发生器的时间计数器15和地址计数器9均由若干片74F161集成块级联而成，74F161集成块为同步计数器，增减级联的74F161集成块可改变时间计数器15和地址计数器9的计数位数。
按照上述方案所制成的多路可编程逻辑信号发生器，具有结构紧凑简单，成本低廉，可任意多路逻辑信号输出，且每路逻辑信号均可通过键盘和计算机电路实现人机对话编程，因而无论是常规的逻辑信号还是特殊的逻辑信号均可产生，从而满足科研、生产检测多样化的需求，适用面更广。
以下结合附
图1至3通过实施例对本发明进行更为细致地描述。
图1是本发明的电路结构原理图。
图2是时间计数器15的电路原理图。
图3是地址计数器9的电路原理图。
实施例多路可编程逻辑信号发生器，其计算机电路2采用通用的带有键盘和显示电路1、控制接口电路12以及输入输出接口电路4的单板计算机，所需输出逻辑信号的控制参数由键盘和显示电路1实现人机对话；钟频源19采用常用的振荡电路或石英晶体振震电路构成，时间变量寄存器8和状态变量寄存器10采用一般静态寄存器构成；时间计数器15和地址计数器9的电路结构基本一样。
本实施例中采用三片74F161集成块构成时间计数器15，具体电路是这样的钟频源19所发出的受控时钟脉冲CP和74F161集成块IC1、IC2、IC3的2脚相连，集成块IC1、IC2、IC3的15脚分别和集成块IC4与门的三个输入脚相连；集成块IC1的16脚、10脚、7脚以及集成块IC2的16脚、10脚、集成块IC3的16脚均和供电电源相接；IC2的7脚分别和IC3的7脚、IC1的15脚以及IC4与门的一个输入端相连；集成块IC1、IC2、IC3的9脚互连后和或非门集成块IC5的输出端相连；集成块IC3的15脚与集成块IC4与门的第三输入端相连；集成块IC4与门的输出端分别和信号线a和集成块IC5二输入或非门的一个输入端相连；初始值控制线d和集成块IC5的另一个输入端相连；集成块IC1、IC2、IC3的3至6脚和数据线14相连，所有的1脚悬空、8脚接地；11至16脚在做时间计数器用时空置，但在做地址计数器用时则和地址总线16相连。地址计数器9和时间计数器15的电路构成基本一样，本实施例中采用1片74F161集成块IC6，集成块IC6的1脚悬空，2脚和脉冲CP相连，3、4、5、6脚和数据线6相连，8脚接地，9脚同样和二输入或非门集成块IC8的输出端相连，10、16脚与+5V电源相连，11、12、13、14脚和地址总线16相连，15脚和二输入与门集成块IC7的一个输入端相连，集成块IC7的另一个输入端分别和来自时间计数器15的控制线a以及集成块IC6的7脚相连，集成块IC7的输出端和集成块或非门的IC8的一个输入端相连，集成块IC8的另一个输入端和初始值控制线d相连，由此可见只有当来自时间计数器15的控制线a以及集成块IC6的15脚均为高电平即计数器全计满时，集成块IC7的输出端才为高电平，此高电平信号经或非门集成块IC8而变成低电平，使地址计数器9为接收数据线上信号做好准备，当下一个脉冲CP到来时，3、4、5、6端输入的数据写入地址计数器中。
时间计数器15工作过程是这样的74F161集成块IC1、IC2、IC3为同步计数器，其功能见74系列集成电路手册。本实施例中时间计数器15为由三片74F161集成块级联而成的具有12位可预置计数初值的同步计数器。第1块74F161即集成块IC1之7脚和10脚同时与16脚的5V电源相联，从而使集成块IC1每输入一个CP脉冲即可加法计数一次，第二块74F161即集成块IC2之10脚与5V电源相联，而7脚与集成块IC1的15脚相联，只有当集成块IC1计数满时，也即其11、12、13、14脚为全高电平时，其15脚给出高电平，只有在此时集成块IC2才处于允许做加1计数之条件，当下一个脉冲CP到来时，一方面使集成块IC1产生满位溢出由全高电平变为全低电平，而集成块IC2进行加1计数；第三块74F161即集成块IC3之7脚与集成块IC1之15脚相联，而其10脚与集成块IC2之15脚相联，也就是说只有集成块IC1、IC2全处在高电平条件时，集成块IC3的7脚和10脚才同时处于高电平，也只有在此时才允许集成块IC3进行加1计数，而集成块IC1、IC2由全高电平变为全低电平，当集成块IC1、IC2、IC3之12位计数输出端全处在高电平时，则使集成块IC1、IC2、IC3的15脚同时输出高电平，通过三输入与门集成电路IC4而输出高电平，此高电平信号通过或非门集成块IC5而使得集成电路IC1、IC2、IC3之第9脚同时处于低电平，由于此低电平信号的存在，使集成块IC1、IC2、IC3这三片74F161同时处于预置计数输入允许的条件下，在下一个CP脉冲的作用下，使得每片74F161的3、4、5、6预置计数输入端的初始计数信号送到对应的每片74F161计数器中，则时间计数器15完成一个时间常数的工作过程。
当集成块IC1、IC2、IC3之计数输出端为全高电平时，电路条件则使其所有15脚处于高电平状态，此条件使得三输入与门集成块IC4通过控制线a向地址计数器9送出高电平，此高电平又为地址计数器9允许加1计数创造了条件。
对于时间计数器15来说，集成块IC1、IC2、IC3即三片74F161的3、4、5、6脚预置计数输入端是由对应的时间变量寄存器8的输出端给出，故此每个时间常数就对应了一个时间变量寄存器8的一个对应地址单元输出的二进制数状态故改变地址即改变时间变量寄存器8对应单元的二进制数输出，也即改变了时间变量计数器15的时间常数。
本发明的系统工作原理是这样的在控制接口电路12的控制下，钟频源19可产生一标准或可变时钟脉冲信号CP，时钟脉冲信号CP可以是单个或连续脉冲信号，供给时间计数器15和地址计数器9；地址计数器9在计算机电路2、控制接口电路12、输入输出接口电路4的作用下，可预置各种初始计数值。首先控制接口电路12在计算机电路2的控制下，由初始值控制线d输出一控制信号，并经数据线6送给地址计数器9需预置的初始计数值，然后使钟频源19在控制接口电路12的作用下输出一个脉冲CP则此初始地址值写入地址计数器9中，此地址值并由地址计数器9输出到地址总线16上，并分别送到时间变量寄存器8和状态变量寄存器10的地址端，此时由数据线5和数据线7分别送出时间变量寄存器8和状态变量寄存器10的时间常数和状态常数，并由控制接口电路12的控制线13分别送出该两寄存器的片选信号和写入数据信号，到此对应地址单元分别写入了该单元的时间常数和状态常数，依次改变地址计数器9的地址，并顺次在时间变量寄存器8和状态变量寄存器10写入对应的常数值。而时间计数器15初始数据的写入是通过时间变量寄存8来完成的，首先使时间变量寄存器8在控制接口电路12经控制线13的作用下输出预写入的初始数据，控制接口电路12经控制线d给出时间计数器15接收数据的控制信号，然后由钟频源19给出一个脉冲CP，则此数据即可写入时间计数器中，时间计数器15的最大计数容限决定了每一个时间常数的变化范围，而地址计数器9的最大计数容限则决定了地址总线16的位数。时间计数器15反映了多路输出逻辑信号的时间状态，状态变量寄存器10反映了多路输出逻辑信号的逻辑电平状态，状态变量寄存器10数据线位数对应于多路可编程逻辑信号发生器的驱动和输出端子17上的通道数。
多路可编程逻辑信号发生器的具体工作过程如下首先控制电路在计算机电路2的作用下由控制线13发出令时间变量寄存器8和状态变量寄存器10输出信号的指令，此时地址计数器9送出相应的地址，由此与该地址对应的输出逻辑信号由状态变量寄存器发出，并经驱动和输出端子17输出；与此同时控制线18发出产生连续脉冲CP的指令，时间计数器15开始计数；当时间计数器15计数记录到其设定的计数状态时，则通过控制线a打开地址计数器9的计数门，同时使时间计数器15做好接收时间变量寄存器8输出下一个时间常数的准备，当下一个脉冲CP到来时，一方面地址计数器9记录了一个新的脉冲，从而改变了地址总线16上的地址状态，同时时间计数器15又接收了时间变量寄存器8当前输出的时间常数。由于地址总线16上地址条件的变化又使得时间变量寄存器8输出新的时间常数，为时间计数器15下一次接收数据准备了条件，同时状态变量寄存器10送出新的状态常数即并行的多路输出逻辑信号，经驱动和输出端子17而输出。如此每当时间计数器15记录到其设定的计数状态时，则地址计数器9就可记入一个脉冲并改变一次地址状态，如此顺次进行。当地址计数器9记录到其设定的计数状态时，地址计数器9做好接收数据线6上地址数据的准备；当地址计数器9再记录到一个脉冲CP后，数据线6上的数据输入到地址计数器9中，到此可编程逻辑信号发生器完成了一个工作循环，从上述工作过程可见时间计数器1 5的工作周期严格受时间变量寄存器8的输出数据所决定，也就是说在时间计数器15计数容限内其严格地与钟频源19时钟周期的整数倍相对应，而不同周期的整数倍又严格与各个时间常数所对应，从而也就决定了输出的多路电平的状态，又严格与各个时间常数相对应的逻辑关系。
权利要求
1.一种多路可编程逻辑信号发生器，包括外壳、电路板，其特征在于电路板上有一个带有键盘和显示电路(1)的计算机电路(2)，计算机电路(2)的数据总线(3)和一输入输出接口电路(4)相连，向输入输出接口电路(4)传送数据；输入输出接口电路(4)由数据线(5)、数据线(6)、数据线(7)分别向时间变量寄存器(8)、地址计数器(9)和状态变量寄存器(10)传送数据；计算机电路(2)通过控制总线(11)和一控制接口电路(12)相连，实现程控命令传输；控制接口电路(12)通过控制线(13)分别和时间变量寄存器(8)、状态变量寄存器(10)相连，对时间变量寄存器(8)和状态变量寄存器(10)进行片选控制；时间变量寄存器(8)通过数据线(14)和时间计数器(15)相连，给时间计数器(15)置时间变量值；地址计数器(9)通过地址总线(16)分别和时间变量寄存器(8)、状态变量寄存器(10)相连，对时间变量和状态变量的输出进行选址控制；状态变量寄存器(10)通过驱动和输出端子(17)并行输出多路逻辑信号；控制接口电路(12)通过控制线(18)和一钟频源(19)相连，对钟频源(19)输出的时钟脉冲CP进行控制；时钟脉冲CP分别和时间计数器(15)、地址计数器(9)相连对两者进行计数控制；控制接口电路(12)上还设有一条初始值控制线d，控制线d分别和时间计数器(15)、地址计数器(9)相连，在时间计数器(15)和地址计数器(9)之间有一条定时溢出信号控制线a，只有当控制线a的信号为高电平时才允许地址计数器(9)计数。
2.根据权利要求1所述的多路可编程逻辑信号发生器，其特征在于时间计数器(15)和地址计数器(9)的电路构成基本一样，均为同步逻辑加法或逻辑减法计数器。
3.根据权利要求1或2所述的多路可编程逻辑信号发生器，其特征在于时间计数器(15)和地址计数器(9)均由若干片74F161集成块级联而成，74F161集成块为同步计数器，增减级联的74F161集成块可改变时间计数器(15)和地址计数器(9)的计数位数。
全文摘要
本发明公开了一种多路可编程逻辑信号发生器,由键盘和显示电路1、计算机电路2、输入输出接口电路4、控制接口电路12,实现多路可编程逻辑信号参数的输入和控制,通过钟频源19、地址计数器9、时间变量寄存器8、时间计数器15以及状态变量寄存器10之间按编程参数的要求以及相互电路的联系,通过驱动和输出端子17实现并行的多路逻辑信号的输出,本装置具有智能化,结构紧凑,可产生任意逻辑信号,用途广泛。
文档编号G06F1/02GK1172294SQ9711138
公开日1998年2月4日 申请日期1997年6月13日 优先权日1997年6月13日
发明者邹清环 申请人:邹清环