，根据存储的所 述对应列表，查找到与所述被控芯片中接收到所述信号的管脚对应的信号线，将所述信号 确定为所述信号线所发送的信号。
[0046] 本发明实施例提供的技术方案带来的有益效果是：
[0047] 通过将电路板上主控芯片上的管脚和同一个被控芯片上的管脚之间进行无交叉 连接，且对主控芯片和被控芯片之间无交叉连接的管脚进行一对一匹配；由于被控芯片上 的各个管脚所连接的信号线并不区分线路类型，因此主控芯片中的各个管脚与同一个被控 芯片上的各个管脚连接的各条导线之间可以不再受到点对点连接的约束，因此解决了相关 技术中由于受到芯片间点对点互连的约束，导致信号线在实际信号互连过程中存在严重交 叉的问题；达到了大大减少了芯片之间互连时的导线交叉度的效果。
【附图说明】
[0048] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。
[0049] 图1是本发明一个实施例中提供的总线匹配方法的方法流程图；
[0050] 图2A是本发明另一个实施例中提供的总线匹配方法的方法流程图；
[0051] 图2B是本发明一个实施例中提供的电路板的结构示意图；
[0052] 图3A是本发明另一个实施例中提供的电路板的结构示意图；
[0053] 图3B是本发明一部分实施例中提供的以本地总线互连的电路板的示意图；
[0054] 图3C是本发明部分实施例中提供的以PCIE总线互连的电路板的示意图；
[0055] 图3D是本发明另一部分实施例中提供的以本地总线互连的电路板的示意图；
[0056] 图3E是本发明实施例中提供的在对图3B中电路板结构进行匹配过程中的时序 图；
[0057] 图3F是本发明实施例中提供的在对图3C中电路板结构进行匹配过程中的时序 图；
[0058] 图3G是本发明实施例中提供的在对图3D中电路板结构进行匹配过程中的时序 图；
[0059] 图4是本发明一个实施例中提供的总线匹配装置的结构示意图；
[0060] 图5是本发明另一个实施例中提供的总线匹配装置的结构示意图；
[0061] 图6是本发明再一个实施例中提供的总线匹配装置的结构示意图。
【具体实施方式】
[0062] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方 式作进一步地详细描述。
[0063] 在对本发明实施例进行介绍和说明之前，这里首先对本发明各个实施例所涉及的 一些名词和概念进行说明和解释。在本发明各个实施例中：
[0064] 总线：是数字电路各种功能部件之间传送信息的公共通信干线，它是由物理导线 组成的传输线，数字电路的总线可以划分为数据总线、地址总线和控制总线，分别用来传输 数据、数据地址和总线控制信号。（有些类型总线只有同步时钟和数据总线，这类总线中的 控制总线及地址总线通过总线协议集成在数据信号中。）
[0065]LB:L〇calBUS，即本地总线，本发明实施例中是指包括数据总线、地址总线和控制 总线三种总线的通讯总线。
[0066] 请参考图1，其示出了本发明一个实施例中提供的总线匹配方法的方法流程图。该 总线匹配方法可以应用于包含有主控芯片和至少一个被控芯片的电路板中，主控芯片上的 管脚和同一个被控芯片上的管脚之间无交叉一对一连接。该总线匹配方法可以应用于处理 器中，该处理器用于控制电路板，也即该总线匹配方法的执行主体可以是用于控制电路板 的处理器，该处理器可以是设置在电路板中的一部分，也可以是与电路板连接的处理器。该 总线匹配方法可以包括：
[0067] 步骤101，按照预定匹配顺序依次从主控芯片中需要进行匹配的管脚中选择一个 管脚，控制该管脚输出匹配信号；
[0068] 步骤102,从被控芯片中需要进行匹配的管脚中，确定出接收到匹配信号的管脚， 建立接收到匹配信号的管脚与正在输出匹配信号的管脚所连接的信号线之间的对应关系， 将该对应关系保存至被控芯片的对应列表中。
[0069] 综上所述，本发明实施例中提供的总线匹配方法，通过将电路板上主控芯片上的 管脚和同一个被控芯片上的管脚之间进行无交叉连接，且对主控芯片和被控芯片之间无交 叉连接的管脚进行一对一匹配；由于被控芯片上的各个管脚所连接的信号线并不区分线 路类型，因此主控芯片中的各个管脚与同一个被控芯片上的各个管脚连接的各条导线之间 可以不再受到点对点连接的约束，因此解决了相关技术中由于受到芯片间点对点互连的约 束，导致信号线在实际信号互连过程中存在严重交叉的问题；达到了大大减少了芯片之间 互连时的导线交叉度的效果。
[0070] 请参考图2A，其示出了本发明另一个实施例中提供的总线匹配方法的方法流程 图。该总线匹配方法可以应用于包含有主控芯片和至少一个被控芯片的电路板中，主控芯 片上的管脚和同一个被控芯片上的管脚之间无交叉一对一连接。该总线匹配方法可以应用 于处理器中，该处理器用于控制电路板，也即该总线匹配方法的执行主体可以是用于控制 电路板的处理器，该处理器可以是设置在电路板中的一部分，也可以是与电路板连接的处 理器。该总线匹配方法可以包括：
[0071] 步骤201，按照预定匹配顺序依次从主控芯片中需要进行匹配的管脚中选择一个 管脚，控制该管脚输出匹配信号。
[0072] 在实际应用中，电路板上可以包括一个主控芯片和至少一个被控芯片，主控芯片 用于向被控芯片发送信号。
[0073] 为了减少主控芯片和被控芯片之间的线路交叉，可以将主控芯片上的管脚与同一 个被控芯片上的管脚之间进行无交叉一对一连接，举例来讲，请参见图2B，其示出了本发明 一个实施例中提供的电路板的结构示意图。在图2B中，电路板上包括主控芯片和被控芯片 1、被控芯片2,其中主控芯片上的各个管脚与被控芯片1上的各个管脚之间无交叉一对一 连接，主控芯片上的各个管脚与被控芯片2上的各个管脚之间无交叉一对一连接。
[0074] 在将主控芯片上的各个管脚与同一个被控芯片上的各个管脚之间无交叉一对一 连接时，需要主控芯片的管脚和被控芯片管脚之间的连接不受制于芯片间点对点连接的约 束，但在实际工作过程中，被控芯片需要知道接收到的信号是主控芯片中哪个信号线发送 的，以保证电路板的正确输出，因此在电路板上电之后需要对主控芯片上的管脚与被控芯 片上的管脚进行一对一匹配。
[0075] 主控芯片中包括需要进行匹配的管脚，被控芯片中包括需要进行匹配的管脚，电 路板上电之后，需要将主控芯片中需要进行匹配的管脚与被控芯片中需要进行匹配的管脚 的进行一对一匹配。
[0076] 用于控制电路板的处理器在电路板上电后，按照预定匹配顺序依次从主控芯片中 需要进行匹配的管脚中选择一个管脚，并控制该管脚输出匹配信号。
[0077] 这里所讲的预定匹配顺序是处理器预先设置的，也可以是处理器从存储器中读取 的，在进行匹配过程中，处理器按照该匹配顺序依次从主控芯片中需要进行匹配的管脚中 选择一个管脚进行匹配，这样可以避免重复或遗漏需要进行匹配的管脚，且可以保证匹配 的成功率和有效性。
[0078] 这里所讲的匹配信号可以是逻辑信号1和0中的一种。
[0079] 可选的，设置在电路板中的处理器可以包括设置在主控芯片中的第一处理器和设 置在被控芯片中的第二处理器，或者，与电路板连接的处理器可以包括用于控制主控芯片 的第一处理器和用于控制被控芯片的第二处理器，此时的步骤201可以为：第一处理器按 照预定匹配顺序依次从主控芯片中需要进行匹配的管脚中选择一个管脚，控制该管脚输出 匹配信号。
[0080] 步骤202,在控制该管脚输出匹配信号时，控制主控芯片输出初始化信号，并禁止 主控芯片中其他需要进行匹配的管脚输出匹配信号，该初始化信号用于通知被控芯片进行 匹配。
[0081] 在控制从主控芯片中选出的管脚输出匹配信号时，为了保证被控芯片可以得知正 在进行匹配，处理器还可以控制主控芯片输出初始化信号，该初始化信号用于通知被控芯 片进行匹配。
[0082] 为了避免主控芯片中其他需要进行匹配的管脚也输出信号，而影响到被控芯片对 接收匹配信号的管脚的判定，因此在控制该管脚输出匹配信号时，处理器还禁止主控芯片 中其他需要进行匹配的管脚输出匹配信号。
[0083] 可选的，处理器在禁止主控芯片中其他需要进行匹配的管脚输出匹配信号时，可 以禁止主控芯片中其他需要进行匹配的管脚输出任何信号，也可以控制主控芯片中其他需 要进行匹配的管脚输出非匹配信号。
[0084] 举例来讲，当匹配信号为0时，处理器可以禁止主控芯片中其他需要进行匹配的 管脚输出任何信号，也可以控制主控芯片中其他需要进行匹配的管脚均输出1。
[0085] 可选的，主控芯片在输出初始化信号时，可以通过主控芯片中的通知发送管脚输 出初始化信号，其中主控芯片中的通知发送管脚与被控芯片中的通知接收管脚具有一一对 应关系，且该对应关系是处理器已知的。
[0086] 可选的，初始化信号可以为逻辑信号1和0中的一种，该初始化信号是预先设定好 的。举例来讲，当初始化信号为1时，处理器控制主控芯片发送