内部RAM。
[0035]在处理装置140和RAM 150之间设置有第一接口 IFl。第一接口 IFl的实现可以根据用于实现RAM 150的RAM的类型而改变。例如，第一接口 IFl可以被实现为双倍数据速率(DDR)接口(例如，LPDDR2或LPDDR3接口)。第一接口 IFl支持处理装置140对RAM150的访问，例如用于执行对RAM 150的写入操作和/或用于执行对RAM 150的读取操作。
[0036]在嵌入式大容量存储装置160的控制器170和闪速存储器180之间设置有第二接口 IF2。第一接口 IFl的实现可以根据用于实现RAM 150的RAM的类型而改变。例如，第二接口 IF2可以依据开放NAND闪速接口(ONFI)规范来实现或者实现为LPDDR2-N接口。第二接口 IF2支持控制器170对闪速存储器的访问，例如用于执行对闪速存储器180的读取操作、用于执行对闪速存储器180的写入操作和/或用于执行对闪速存储器180的擦除操作。
[0037]在控制器170和处理装置140之间设置有第三接口 IF3。依据本文中描述的概念，第三接口 IF3支持控制器170对RAM 150的访问。为了这个目的，如由图1中的虚线连接指示的，处理装置140可以将经由第三接口 IF3的存储器访问转换为经由第一接口 IFl的存储器访问。可以例如通过处理装置140的相应地构造的硬件模块和/或通过由处理装置140执行的软件来执行这种转换。
[0038]在所例示的示例中，第三接口 IF3还支持在处理装置140和控制器170之间传送数据和/或命令。可以例如基于确保低延迟访问的接口(例如，如由MIPI联盟规定的具有LLI的M-PHY、或者PCIe)，将第三接口 IF3实现为存储器映射接口。
[0039]通过为控制器170提供对RAM 150的访问，控制器170可以利用RAM 170作为临时数据存储器。以这种方式，可以放宽对于在嵌入式大容量存储装置160中设置RAM的要求。在一些场景中，甚至能够避免在嵌入式大容量存储装置160中使用附加的RAM。可以将控制器170对RAM 150的访问限制于RAM 150中的预留资源区域155。可以通过嵌入式大容量存储装置160的装置参数来构造预留资源区域155。
[0040]控制器170可以为了各种目的使用RAM 150。图2中例示了示例性使用。
[0041]在图2的示例性使用中，控制器170利用RAM 150来对要写入到嵌入式大容量存储装置160的闪速存储器180中的数据进行高速缓存。图2例示了可以设置在预留资源区域155中的相应的高速缓存存储器156。通过利用RAM 150来高速缓存，可以以有效率的方式增加对于控制器170可用的高速缓存存储器。考虑到嵌入式大容量存储装置160的写入性能，增加的高速缓存存储器特别有利。
[0042]此外，RAM 150被用于存储包含要由控制器170执行的命令的命令队列157和/或包括要由嵌入式大容量存储装置160存储的数据的数据队列158。这里，要理解的是，还可以将命令和数据存储在同一队列中，即，可以将命令队列157和数据队列158在单个命令/数据队列中进行组合。例如，在这种情况下，可以在命令的参数中提供数据。命令可以例如对应于如在关于嵌入式闪速存储器装置(例如，JESD84-B451、JESD220A或JESD223A)的JEDEC标准中规定的命令。为了将数据从控制器170传送到处理装置140，可以使用相似的机制，例如，存储来自控制器的响应和要传送的数据的一个或更多个队列。控制器然后可以使用第三接口 IF3来将响应和/或数据写入到RAM 150，并且处理装置140可以使用第一接口 IFl来从RAM 150检索所述响应和/或数据。
[0043]当使用RAM 150来存储命令队列157时，处理装置140可以将命令存储在命令队列157中，并且控制器170可以访问RAM 150以从命令队列157中检索命令。类似地，当使用RAM 150来存储数据队列158时，处理装置140可以将数据存储在数据队列158中，并且控制器170可以访问RAM 150以从数据队列158中检索数据。以这种方式，可以以有效率的方式利用控制器170经由第三接口 IF3访问RAM 150的能力，以便还执行将命令和/或数据传送到嵌入式大容量存储装置160。因此，可以避免在处理装置140和控制器170之间使用支持直接命令/响应处理的附加的接口。
[0044]控制器170对RAM 150的其它示例性使用包括存储文件分配表、数据缓冲等。
[0045]图3例示了另外的移动装置100’。移动装置100’与移动装置100总体上相似，并且已经使用相同的参考标号来指定与移动装置100的组件对应的移动装置100’的组件。对于这些组件的细节，参照结合图1进行的相应描述。
[0046]与移动装置100相比，移动装置100’在处理装置140和控制器170之间设置有第四接口 IF4。第四接口 IF4支持在处理装置140和控制器170之间传送命令和数据。因此，不需要利用第三接口 IF3来用于控制器170对RAM 150的访问以及用于在处理装置140和控制器170之间传送命令和/或数据二者。第四接口 IF4可以操作并且如在关于嵌入式闪速存储器装置(例如，JESD84-B451、JESD220A或JESD223A)的JEDEC标准中规定地实现。
[0047]图4中例示了在移动装置100’的情况下的RAM的另外的示例性使用。图4中的使用与图2中的使用相似，并且还具体地涉及控制器170利用RAM 150来例如使用可以设置在预留资源区域155中的高速缓存存储器156对要写入到嵌入式大容量存储装置160的闪速存储器180中的数据进行高速缓存。然而，在这种情况下不需要命令队列157和数据队列158。
[0048]图5示出了用于例示将数据存储在移动装置的嵌入式大容量存储装置中的方法的流程图。在该方法中，假定移动装置包括嵌入式大容量存储装置、处理装置和RAM。具体地，移动装置可以具有如以上针对移动装置100或100’解释的结构，即，包括处理装置140、RAM 150以及具有控制器170和非易失性闪速存储器180的嵌入式大容量存储装置160。
[0049]在步骤510处，处理装置140将要存储在嵌入式大容量存储装置160中的数据传送到嵌入式大容量存储装置160的控制器170。
[0050]在步骤520处，控制器170管理所传送的数据在嵌入式大容量存储装置160的非易失性闪速存储器180中的存储。这种管理可以涉及各种处理，例如磨损均衡(wearlevelling)、误差校正、从闪速存储器180的读取、向闪速存储器180的写入、擦除闪速存储器180的块、高速缓存要存储的数据等。
[0051]在步骤530处，控制器170经由到处理装置140的接口(例如，经由上述接口 IF3)访问RAM 150。这种访问可以是各种处理的一部分。例如，访问可以是如在步骤520中执行的高速缓存的一部分。访问也可以是步骤510中的传送数据的一部分。此外，访问还可以是将一个或更多个命令传送到控制器的一部分。现在将参照图6和图7来进一步地解释涉及访问的这些不同使用的示例性方法。
[0052]图6示出了涉及控制器170访问RAM 150以执行对要存储在嵌入式大容量存储装置160中的数据的高速缓存的示例性方法。
[0053]在步骤610处，处理装置140将数据传送到嵌入式大容量存储装置160的控制器170。为了这个目的，处理装置140可以例如直接经由接口 IF3或IF4将数据发送到控制器170。另选地，处理装置140可以将数据存储在RAM 150中的数据队列(例如，数据队列158)中，并且控制器170可以访问RAM 150以检索所述数据。步骤610的数据传送还可以涉及从处理装置140到控制器170传送一个或更多个命令(例如，写入命令)。处理装置140可以例如直接经由接口 IF4将命令发送到控制器170。另选地，处理装置140可以将命令存储在RAM 150中的命令队列(例如，命令队列157)中，并且控制器170可以使用IF3访问RAM 150以检索所述命令。
[0054]在步骤620处，控制器170访问RAM 150以对所传送的数据的至少一部分进行高速缓存。这经由到处理装置140的接口(例如，接口 IF3)来实现。可以将数据例如高速缓存在如图2或图4中例示的高速缓存存储器156中。
[0055]在步骤630处，控制器170还可以将所传送的数据的至少一部分存储在闪速存储器180中。例如，可以首先将数据进行高速缓存达特定时间间隔，并且然