何适当时段，例如1ms、5ms、1ms或50ms。在此预定感测时段期间，步骤440到480可重复任何次数。当预定感测时段结束时，触摸传感器可根据方法400的步骤410到430再感测发生在触摸传感器上的噪声，且接着重复方法400的步骤440到480以继续感测触摸传感器上的触摸。此过程可在触摸传感器操作的整个时间内重复，且可受控于触摸传感器控制器(例如图1的控制器112) ο
[0043]此外，方法400中可以任何适当方式利用如上所述的代码循环。例如，在步骤430之后，触摸传感器控制器可确定与经确定最优代码中的每一者相关的噪声消除量。基于与所述代码中的每一者相关的经确定噪声消除量，触摸传感器控制器可接着确定代码循环方案。代码循环方案可包含用于代码循环的时间方案(即，其后代码将循环的时间量)及代码将循环到的驱动线的映射(即，代码中的每一者循环到何种驱动线)两者。可基于任何适当因素(例如跨与触摸传感器相关的触屏的所需噪声消除分布)确定此代码循环方案。
[0044]图5说明根据本发明的特定实施例的与图1到4的触摸传感器一起使用的实例计算机系统500。例如，图1的控制器112可包含一或多个计算机系统500。在特定实施例中，一或多个计算机系统500执行本文中描述或说明的一或多种方法的一或多个步骤。在特定实施例中，一或多个计算机系统500提供本文中描述或说明的功能性。在特定实施例中，在一或多个计算机系统500上运行的软件执行本文中描述或说明的一或多种方法的一或多个步骤或提供本文中描述或说明的功能性。在特定实施例中，在一或多个计算机系统500上运行的软件可为编码在计算机可读媒体上的逻辑。特定实施例包含一或多个计算机系统500的一或多个部分。在本文中，在适当情况下，对计算机系统的引用可涵盖计算装置，且反之亦然。此外，在适当情况下，对计算机系统的引用可涵盖一或多个计算机系统。
[0045]在特定实施例中，计算机系统500包含处理器502、存储器504、存储装置506、输入/输出(I/O)接口 508、通信接口 510及总线512。虽然本发明描述且说明具有特定布置中的特定数目的特定组件的特定计算机系统，但是本发明预期具有任何适当布置中的任何适当数目的任何适当组件的任何适当计算机系统。
[0046]在特定实施例中，处理器502包含用于执行例如构成计算机程序的指令的硬件。作为实例且无限制，为了执行指令，处理器502可从内部寄存器、内部高速缓存、存储器504或存储装置506检索(或取得)指令；解码并执行所述指令；且接着将一或多个结果写入到内部寄存器、内部高速缓存、存储器504或存储装置506。在特定实施例中，处理器502可包含用于数据、指令或地址的一或多个内部高速缓存。在适当情况下，本发明预期包含任何适当数目的任何适当内部高速缓存的处理器502。作为实例且无限制，处理器502可包含一或多个指令高速缓存、一或多个数据高速缓存及一或多个翻译后援缓冲器(TLB)。指令高速缓存中的指令可为存储器504或存储装置506中的指令的副本，且指令高速缓存可加速处理器502对所述指令的检索。数据高速缓存中的数据可为存储器504或存储装置506中供在处理器502处执行的指令操作的数据的副本；在处理器502处执行以供在步骤502处执行的后续指令存取或写入到存储器504或存储装置506的先前指令的结果；或其它适当数据。数据高速缓存可加速处理器502的读取或写入操作。TLB可加速处理器502的虚拟地址翻译。在特定实施例中，处理器502可包含用于数据、指令或地址的一或多个内部寄存器。在适当情况下，本发明预期包含任何适当数目的任何适当内部寄存器的处理器502。在适当情况下，处理器502可包含一或多个算术逻辑单元(ALU);是多核处理器；或包含一或多个处理器502。虽然本发明描述且说明特定处理器，但是本发明预期任何适当处理器。
[0047]在特定实施例中，存储器504包含用于存储指令以供处理器502执行或存储数据以供处理器502操作的主存储器。作为实例且无限制，计算机系统500可将指令从存储装置506或另一来源(例如，例如另一计算机系统500)加载到存储器504。处理器502可接着将指令从存储器504加载到内部寄存器或内部高速缓存。为了执行指令，处理器502可从内部寄存器或内部高速缓存检索指令并解码所述指令。在指令的执行期间或之后，处理器502可将一或多个结果(可为中间或最终结果)写入到内部寄存器或内部高速缓存。处理器502可接着将所述结果中的一或多者写入到存储器504。在特定实施例中，处理器502只执行一或多个内部寄存器或内部高速缓存或存储器504中的指令(与存储装置506或别处相比)且只操作一或多个内部寄存器或内部高速缓存或存储器504中的数据(与存储装置506或别处相比)。一或多个存储器总线(可各自包含地址总线及数据总线)可将处理器502耦合到存储器504。总线512可包含如下文描述的一或多个存储器总线。在特定实施例中，一或多个存储器管理单元(MMU)驻留在处理器502与存储器504之间且促进由处理器502请求的对存储器504的存取。在特定实施例中，存储器504包含随机存取存储器(RAM)。此RAM在一些实施例中可为易失性存储器。本发明预期任何适当RAM。在适当情况下，存储器504可包含一或多个存储器504。虽然本发明描述且说明特定实施例，但是本发明预期任何适当存储器。
[0048]在特定实施例中，存储装置506包含用于存储数据或指令的计算机可读非暂时性存储媒体。在适当情况下，存储装置506可包含可装卸式或不可装卸式(或固定)计算机可读媒体。在适当情况下，存储装置506可在计算机系统500内部或外部。在特定实施例中，存储装置506是非易失性固态存储器。在特定实施例中，存储装置506包含只读存储器(ROM)。在适当情况下，存储装置506可包含促进处理器502与存储装置506之间的通信的一或多个存储控制单元。在适当情况下，存储装置506可包含一或多个存储装置506。虽然本发明描述且说明特定存储装置，但是本发明预期任何适当存储装置。
[0049]在特定实施例中，I/O接口 508包含提供用于计算机系统500与一或多个I/O装置之间的通信的一或多个接口的硬件、软件或两者。在适当情况下，计算机系统500可包含这些I/O装置中的一或多者。这些I/O装置中的一或多者可实现人与计算机系统500之间的通信。作为实例且无限制，I/O装置可包含触摸传感器，例如图1的触摸传感器110。本发明预期任何适当I/O装置及用于I/O装置的任何适当I/O接口 508。在适当情况下，I/O接口 508可包含使得处理器502能够驱动这些I/O装置中的一或多者的一或多个装置或软件驱动器。在适当情况下，I/O接口 508可包含一或多个I/O接口 508。虽然本发明描述且说明特定I/o接口，但是本发明预期任何适当I/O接口。
[0050]在特定实施例中，通信接口 510包含提供计算机系统500与一或多个其它计算机系统500或一或多个网络之间的通信(例如，例如基于包的通信)的一或多个接口的硬件、软件或两者。作为实例且无限制，通信接口 510可包含用于与以太网或其它基于有线的网络通信的网络接口控制器(NIC)或网络适配器，或用于与无线网络(例如W1-FI网络)通信的无线NIC(WNIC)或无线适配器。本发明预期任何适当网络及用于任何适当网络的任何适当通信接口 510。这些网络中的一或多者的一或多个部分可为有线或无线的。在适当情况下，计算机系统500可包含用于这些网络中的任一者的任何适当通信接口 510。在适当情况下，通信接口 510可包含一或多个通信接口 510。虽然本发明描述且说明特定通信接口，但是本发明预期任何适当通信接口。
[0051]在特定实施例中，总线512包含使计算机系统500的组件相互耦合的硬件、软件或两者。在适当情况下，总线512可包含一或多个总线512。虽然本发明描述且说明特定总线，但是本发明预期任何适当总线或互连件。
[0052]在本文中，在适当情况下，对计算机可读非暂时性存储媒体的引用可包含一或多个基于半导体或其它集成电路(IC)(例如，例如现场可编程门阵列(FPGA)或专用IC(ASIC))、硬盘驱动器(HDD)、混合硬盘驱动器(HHD)、光盘、光盘驱动器(0DD)、磁-光盘、磁-光驱动器、软盘、软盘驱动器(FDD)、磁带、固态驱动器(SSD)、RAM驱动器、安全数字卡、安全数字驱动器、任何其它适当计算机可读非暂时性存储媒体或这些中的两者或两者以上的任何适当组合。在适当情况下，计算机可读非暂时性存储媒体可为易失性、非易失性或易失性与非易失性的组合。
[0053]在本文中，除非另有明确指示或上下文另有指示，否则“或”是包含性的且无排斥性。因此，在本文中，除非另有明确指示或上下文另有指示，否则“A或B”意指“A、B或两者”。此外，除非另有明确指示或上下文另有指示，否则“且”是联合及各自的。因此，在本文中，除非另有明确指示或上下文另有指示，否则“A及B”意指“联合地或各自地A及B”。
[0054]本发明的范围涵盖本文中描述或说明的为所属领域的一般技术人员所理解的实例实施例的所有改变、替代、变动、更改及修改。本发明的范围不限于本文中描述或说明的实例实施例。此外，虽然本发明将本文中的相应实施例描述且说明为包含特定组件、元件、功能、操作或步骤，但是这些实施例中的任一者可包含本文中别处描述或说明