r>[0029]所公开技术将关于主机100上文讨论的采集控制系统扩展到客户端102和104。客户端102和104也包括数字转换器块110和采集控制器108。DigSyncClock(数字同步时钟)112和TrigSyncClock (触发同步时钟)114被标注为用于客户端102的DigSyncClock2 (数字同步时钟2)和TrigSyncClock2(触发同步时钟2)以及用于客户端104的DigSyncClock3(数字同步时钟3)和TrigSyncClock3 (触发同步时钟3)以区分客户端102和104中的每个客户端中的时钟。
[0030]客户端102和104使用来自主机100的时基106。即，DigClockl (数字时钟1)通过DigClockl_0ut2 (数字时钟1_输出2)从主机发出，通过DigClock2_In (数字时钟2_输入)到达客户端102的时基106。DigClockl还通过DigClockl_0ut3 (数字时钟1_输出3)从主机发出，通过DigClock3_In (数字时钟3_输入)到达客户端104的时基106。S卩，客户端102和104的时基106均接收来自主机100的时基106的DigClock (数字时钟)信号。
[0031]尽管图1图示了具有一个主机100和两个客户端102和104的系统，但所公开技术将对任意数量的客户端起作用。进一步地，主机100和客户端102和104可以是相同的单元以及它们作为主机和客户端的角色可以被内部配置或者通过所连接的外部线缆来配置。
[0032]图1示出了发送到和来自主机100和客户端102和104中的每个客户端的各种信号。下文将关于图2-4更详细地讨论这些信号。
[0033]图2图示了针对图1的系统中的开始新采集循环的时序情形。为简单起见，在时序图中仅示出了单个主机和单个客户端。然而，该概念容易扩展到任意数量的客户端。
[0034]当采集循环开始时，主机和客户端需要启动数字转换器110并且然后使触发事件能够发生。来自先前采集的任意后处理一完成，或者在启动时，每个示波器的采集控制器块108将断言(assert)其相应的AcqReady (采集准备就绪)信号200和204。当仅使用单个示波器时，AcqReady信号告知采集控制器108发送Runl (运行1)信号到数字转换器110来开始将数据存储到存储器(未示出)。
[0035]在图1的多个示波器配置中，所有的AcqReady信号都被发送到主机100。匡口，AcqReady2_0ut (采集准备就绪2_输出)被发送到AcqReady 1_Ιη2 (采集准备就绪1_输入2)以及AcqReady3_0ut (采集准备就绪3_输出)被发送到AcqReady 1_Ιη3 (采集准备就绪2_输入3)。主机100针对所连接的客户端中的每个客户端具有单独的AcqReadyl_ln/0ut对。如图1中所见，例如，主机包括用于分别通过AcqReady2_0ut和AcqReady3_0ut接收客户端 102 和 104 的 AcqReady 信号的 AcqReady 1_Ιη2 和 AcqReady 1_Ιη3。
[0036]一旦主机100接收来自所连接的客户端的所有AcqReady信号，它就知道所有客户端准备好开始采集。例如，在图2中，AcqReady 1 (采集准备就绪1)在200处变高表明主机100准备好采集。当客户端准备好采集时，客户端通过AcqReady2_0ut 204发出它的AcqReady2 (采集准备就绪2)202信号。因为AcqReadyl在当在206处在AcqReadyl_In处接收到AcqReady2_0ut 204信号之前在200处变高，当在206处接收到AcqReadyl_In时AcqReadyl_0ut立即在208处变高。即，当接收到所有AcqReadyl_In时AcqReadyl_0ut在208处变高以及当任意AcqReady变低时AcqReadyl_0ut变低。
[0037]在AcqReadyl_0ut信号204已经被广播后，在主机100上的Runl在TrigSyncClockl (触发同步时钟1)的上升沿上在214处变高。当Runl变高时，Runl_0ut(运行1_输出)也在216处变高以及将Runl信号广播到客户端设备。这在218处被示出，其当在Run2_In (运行2_输入)218处接收到Runl时变高以及Run2 (运行2)在220处变尚ο
[0038]在Runl信号在214处变高以及Run2信号在220处变高之后，地址生成器计数在222处在DigSyncClockl (数字同步时钟1)的下一个高值处在主机100中开始，以及在224处在DigSyncClock2 (数字同步时钟2)的下一个高值处在客户端102中开始。
[0039]系统调整TrigSyncClock2 (触发同步时钟2)的相位，使得其与TrigSyncClockl延迟了 Runl_0ut到Run2_In的传播延迟加上一些设置时间。传播延迟在图2和图3中被示为A。
[0040]如下文更详细地讨论的，TrigSyncClock 114是可改变的。它被选择为使得返回信号从客户端到主机具有正好足够的设置时间。在时钟的上升沿上完成闭锁(latching)和发送这两者。然而，示波器也可以被设置成在下降沿进行闭锁并且在上升沿进行发送，以及将相位调整为该设置时间在两个方向上都相同。
[0041]图3图示了针对触发事件何时发生的时序图。从图2得出，在主机和客户端中的采集存储器已经在等待触发事件发生的一些时间段内一直采集数据。无论触发事件是在客户端上发生还是在主机上发生，运行信号的取消断言(deassert1n)被发送到主机100采集控制器108以及从那里广播出来回到主机100自身以及客户端102和104。由主机100接收的Run (运行)的第一取消断言是被使用的那一个。
[0042]如上文所述，图3图示了当在主机100中发生触发时的时序图。替代地，图4图示了当在客户端102中发生触发时的时序图。
[0043]以图3开始，在主机100中在300处发生触发事件。在触发事件发生后，Runl信号在TrigSyncClockl的下一个高值处在302处变低。当Runl信号在主机100处通过Runl_Out 304发送出来到客户端102时，客户端102在Run2_In处接收信号并且在306处变低。由于SyncClock (同步时钟)的相位对齐(在下文被更详细讨论)，这随着从主机到客户端的明确的延迟而发生。响应于Run2_In在306处变低，Run2在TrigSyncClock2的下一个高值处在308处变低。当Runl和Run2分别在302处和308处变低时，触发后计数器在310和312处分别在DigSyncClockl和DigSyncClock 2的下一个高值处启动。
[0044]在图4中，触发事件400在客户端处发生。运行取消断言(run deassert1n)首先经由在402处变低的Run2_0ut发送到主机以及在404处在Runl_In处被接收。然后系统如当在主机中发生触发时它所做的那样继续进行，如图3中那样。当来自客户端的Run2_0ut信号402在404处在Runl_In处被接收时，主机100立即通过在406处变低来将Runl_0ut信号广播到客户端。如果在系统中有多个客户端，如上文所讨论的，这个Runl_0ut被发送到所有客户端。客户端在Run2_In处接收信号以及在408处变低。响应于Run2_In在408处变低，Run2在Trig