触控驱动单元及其驱动方法、触控驱动电路及显示装置的制造方法
【技术领域】
[0001]本发明涉及触控显示技术领域，尤其涉及一种触控驱动单元及其驱动方法、触控驱动电路及显示装置。
【背景技术】
[0002]随着显示技术的不断发展，显示器已经逐渐被各种电子设备如:移动电话、个人数字助理(英文全称:Personal Digital Assistant，简称:PDA)、数码相机、计算机屏幕或笔记本计算机屏幕所广泛应用。为了进一步的实现人机互动，提高用户体验，现有技术中提出了触控式显示面板，而内嵌式触控(英文名称:1n-Cell Touch)显示面板更是触控显示技术发展的主流。
[0003]触控显示技术的方案为:将显示面板的公共电极层分割复用为触控电极，在触控显示过程中，将一帧时间划分为显示时间段和触控时间段，在显示时间段内向公共电极提供公共电压信号，在触控时间段内向复用为触控电极的公共电极层提供触控驱动信号；其中，触控电极的驱动信号是外部触控驱动芯片通过位于密封区域的发射电极提供的。然而，随着显示面板尺寸增大，密封区域发射电极的数量也不断增加，因此需要增大密封区域的空间来设置发射电极，所以限制了内嵌式触控技术在大尺寸、窄边框显示内嵌式触控显示面板上的应用。另一方面，发射电极位于集成栅极驱动电路(英文全称:Gate driver OnArray，简称:GOA)的上方或下方，因此栅极驱动电路的栅极驱动信号和触控驱动单元的触控驱动信号之间会相互串扰，进而带来触控显示面板的触控和显示可靠性问题。为了解决上述问题，现有技术中提出一种将触控驱动单元集成于阵列基板密封区域的互补金属氧化物半导体(英文全称:Complementary Metal Oxide Semiconductor，简称:CMOS)结构的集成触控驱动单元设计，然而这种集成触控驱动单元中同时包含N型薄膜晶体管(英文全称:Thin Film Transistor，简称TFT)和P型TFT，由于不同类型的TFT的有源层掺杂材料不相同，因此现有技术中的集成触控驱动单元的制造工艺的难度较大，进而增加了触控显示面板的生产成本。
【发明内容】
[0004]本发明的实施例提供一种触控驱动单元及其驱动方法、触控驱动电路及显示装置，用于降低集成触控驱动单元的制造工艺的难度，进而降低触控显示面板的生产成本。
[0005]为达到上述目的，本发明的实施例采用如下技术方案:
[0006]第一方面，提供一种触控驱动单元，用于触控显示面板，所述触控显示面板的公共电极分割复用为触控电极;所述触控驱动单元集成于所述触控显示面板的阵列基板上并与所述公共电极相互连接，用于向所述公共电极输出公共电压或触控驱动信号;所述触控驱动单元包括至少两个晶体管，所述晶体管均为N型或者均为P型。
[0007]第一种可能的实现方式，所述触控驱动单元包括:第一节点控制模块、第一储能模块、第二节点控制模块、第二储能模块以及输出模块；
[0008]所述第一节点控制模块连接第一电平端、第二电平端、第一输入端、第一时钟信号端、第二时钟信号端以及所述第一节点，用于在所述第一时钟信号端输入的第一时钟信号、所述第二时钟信号端输入的第二时钟信号以及所述第一输入端输入的第一输入信号的控制下将所述第一节点的电压与所述第一电平端的电压或所述第二电平端的电压拉齐；
[0009]所述第一储能模块连接所述第一节点和所述第二电平端，用于存储所述第一节点的电压；
[0010]所述第二节点控制模块连接所述第一电平端、所述第二电平端、所述第一输入端、所述第一节点以及第二节点，用于在所述第一输入端输入的第一输入信号和所述第一节点的电压的控制下将所述第二节点的电压与所述第一电平端或所述第二电平端的电压拉齐；
[0011]所述第二储能模块连接所述第二节点和所述第二电平端，用于存储所述第二节点的电压；
[0012]所述输出模块连接所述第二电平端、所述第一节点、所述第二节点、第三时钟信号端、第四时钟信号端、驱动信号输入端、公共电压输入端、第一输出端以及第二输出端，用于在所述第一节点的电压和所述第二节点的电压的控制下将所述第三时钟信号端输入的第三时钟信号在所述第一输出端输出或者将所述第一输出端的电压与所述第二电平端的电压拉齐；以及在所述第一节点的电压、所述第二节点的电压、所述第三时钟信号端输入的第三时钟信号和所述第四时钟信号端输入的第四时钟信号的控制下将所述驱动信号输入端输入的驱动信号或所述公共电压输入端输入的公共电压在所述第二输出端输出。
[0013]可选的，所述第一节点控制模块包括:第一晶体管、第二晶体管和第三晶体管；
[0014]所述第一晶体管的第一端连接所述第一电平端，所述第一晶体管的第二端连接所述第一节点，所述第一晶体管的栅极连接所述第一时钟信号端；
[0015]所述第二晶体管的第一端连接所述第一电平端，所述第二晶体管的第二端连接所述第一节点，所述第二晶体管的栅极连接所述第二时钟信号端；
[0016]所述第三晶体管的第一端连接所述第一节点，所述第三晶体管的第二端连接所述第二电平端，所述第三晶体管的栅极连接所述第一输入端。
[0017]可选的，所述第一储能模块包括:第一电容；
[0018]所述第一电容的第一极连接所述第一节点，所述第一电容的第二极连接所述第二电平端。
[0019]可选的，所述第二节点控制模块包括:第四晶体管和第五晶体管；
[0020]所述第四晶体管的第一端连接所述第一电平端，所述第四晶体管的第二端连接所述第二节点，所述第四晶体管的栅极连接所述第一输入端；
[0021]所述第五晶体管的第一端连接所述第二节点，所述第五晶体管的第二端连接所述第二电平端，所述第五晶体管的栅极连接所述第一节点。
[0022]可选的，所述第二储能模块包括:第二电容；
[0023]所述第二电容的第一极连接所述第二节点，所述第二电容的第二极连接所述第二电平端。
[0024]可选的，所述输出模块包括:第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；
[0025]所述第六晶体管的第一端连接所述第三时钟信号端，所述第六晶体管的第二端连接所述第一输出端，所述第六晶体管的栅极连接所述第二节点；
[0026]所述第七晶体管的第一端连接所述第一输出端，所述第七晶体管的第二端连接所述第二电平端，所述第七晶体管的栅极连接所述第一节点；
[0027]所述第八晶体管的第一端连接所述驱动信号输入端，所述第八晶体管的第二端连接所述第二输出端，所述第八晶体管的栅极连接所述第一输入端；
[0028]所述第九晶体管的第一端连接所述第二输出端，所述第九晶体管的第二端连接所述公共电压输入端，所述第九晶体管的栅极连接所述第一节点；
[0029]所述第十晶体管的第一端连接所述第二输出端，所述第十晶体管的第二端连接所述公共电压输入端，所述第十晶体管的栅极连接所述第四时钟信号端。
[0030]可选的，所述第一时钟信号端输入的第一时钟信号、所述第二时钟信号端输入的第二时钟信号、所述第三时钟信号端输入的第三时钟信号和所述第四时钟信号端输入的第四时钟信号的占空比均为25%且依次相差1/4个时钟周期。
[0031]第二种可能的实现方式，所述触控驱动单元包括:第一节点控制模块、第一储能模块、第二节点控制模块、第二储能模块、第一输出模块以及第二输出模块；
[0032]所述第一节点控制模块连接第一电平端、第二电平端、第一输入端、第一时钟信号端以及所述第一节点，用于在所述第一时钟信号端输入的第一时钟信号以及所述第一输入端输入的第一输入信号的控制下将所述第一节点的电压或所述第二电平端的电压拉齐；
[0033]所述第一储能模块连接所述第一节点和所述第二电平端，用于存储所述第一节点的电压；
[0034]所述第二节点控制模块连接所述第一电平端、所述第二电平端、所述第一输入端、所述第一节点以及第二节点，用于在所述第一输入端输入的第一输入信号和所述第一节点的电压的控制下将所述第二节点的电压与所述第一电平端或所述第二电平端的电压拉齐；
[0035]所述第二储能模块连接所述第二节点和所述第二电平端，用于存储所述第二节点的电压；
[0036]所述第一输出模块连接所述第一电平端、所述第二电平端、所述第一节点、所述第二节点、第二时钟信号端、第三时钟信号端、第四时钟信号端、驱动信号输入端、公共电压输入端以及第一输出端，用于在所述第一节点的电压、所述第二节点的电压、所述第二时钟信号端输入的第二时钟信号、所述第三时钟信号端输入的第三时钟信号、所述第四时钟信号端输入的第四时钟信号的控制下将所述驱动信号输入端输入的驱动信号或所述公共电压输入端输入的公共电压在所述第一输出端输出；
[0037]所述第二输出模块连接所述第一电平端、所述第二电平端、所述第一节点、所述第二节点、所述第二时钟信号端、所述第三时钟信号端、所述第四时钟信号端、所述驱动信号输入端、所述公共电压输入端、第二输出端以及第三输出端;用于在第一节点的电压和所述第二节点的电压的控制下将所述第三时钟信号端的第三时钟信号在所述第二输出端输出或者将所述第二输出端的电压与所述第二电平端的电压拉齐；以及在所述第一节点的电压、所述第二节点的电压、所述第二时钟信号端输入的第二时钟信号、所述第三时钟信号端输入的第三时钟信号、所述第四时钟信号端输入的第四时钟信号的控制下将所述驱动信号输入端输入的驱动信号或所述公共电压输入端输入的公共电压在所述第三输出端输出。
[0038]可选的，所述第一节点控制模块包括:第一晶体管和第二晶体管；
[0039]所述第一晶体管的第一端连接所述第一电平端，所述第一晶体管的第二端连接所述第一节点，所述第一晶体管的栅极连接所述第一时钟信号端；
[0040]所述第二晶体管的第一端连接所述第一节点，所述第二晶体管的第二端连接所述第二电平端，所述第二晶体管的栅极连接所述第一输入端。
[0041]可选的，所述第一储能模块包括:第一电容；
[0042]所述第一电容的第一极连接所述第一节点，所述第一电容的第二极连接所述第二电平端。
[0043]可选的，所述第二节点控制模块包括:第三晶体管和第四晶体管；
[0044]所述第三晶体管的第一端连接所述第一电平端，所述第三晶体管的第二端连接所述第二节点，所述第三晶体管的栅极连接所述第一输入端；
[0045]所述第四晶体管的第一端连接所述第二节点，所述第四晶体管的第二端连接所述第二电平端，所述第四晶体管的栅极连接所述第一节点。
[0046]可选的，所述第二储能模块包括:第二电容；
[0047]所述第二电容的第一极连接所述第二节点，所述第二电容的第二极连接所述第二电平端。
[0048]可选的，所述第一输出模块包括:第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管；
[0049]所述第五晶体管的第一端连接所述第二时钟信号端，所述第五晶体管的第二端连接所述第六晶体管的第一端，所述第五晶体管的栅极连接所述第二节点；
[0050]所述第六晶体管的第一端连接所述第七晶体管的栅极，所述第六晶体管的第二端连接所述第二电平端，所述第六晶体管的栅极连接所述第一节点；
[0051]所述第七晶体管的第一端连接所述驱动信号输入端，所述第七晶体管的第二端连接所述第一输出端；
[0052]所述第八晶体管的第一端连接所述第一输出端，所述第八晶体管的第二端连接所述公共电压输入端，所述第八晶体管的栅极连接所述第一节点；
[0053]所述第九晶体管的第一端连接所述第一电平端，所述第九晶体管的第二端连接所述第十一晶体管的栅极，所述第九晶体管的栅极连接所述第四时钟信号端；
[0054]所述第十晶体管的第一端连接所述第一电平端，所述第十晶体管的第二端连接所述第十一晶体管的栅极，所述第十晶体管的栅极连接所述第三时钟信号端；
[0055]所述第十一晶体管的第一端连接所述第一输出端，所述第十一晶体管的第二端连接所述公共电压输入端。
[0056]可选的，所述第二输出模块包括:第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管；
[0057]所述第十二晶体管的第一端连接所述第三时钟信号端，所述第十二晶体管的第二端连接所述第二输出端，所述第十二晶体管的栅极连接所述第二节点；
[0058]所述第十三晶体管的第一端连接所述第二输出端，所述第十三晶体管的第二端连接所述第二电平端，所述第十三晶体管的栅极连接所述第一节点；
[0059]所述第十四晶体管的第一端连接所述驱动信号输入端，所述第十四晶体管的第二端连接所述第三输出端，所述第十四晶体管的栅极连接所述第二输出端；
[0060]所述第十五晶体管的第一端连接所述第三输出端，所述第十五晶体管的第二端连接所述公共电压输入端，所述第十五晶体管的栅极连接所述第一节点；
[0061]所述第十六晶体管的第一端连接所述第一电平端，所述第十六晶体管的第二端连接所述第十八晶体管的栅极，所述第十六晶体管的栅极连接所述第四时钟信号端；
[0062]所述第十七晶体管的第一端连接所述第一电平端，所述第十七晶体管的第二端连接所述第十八晶体管的栅极，所述第十七晶体管的栅极连接所述第二时钟信号端；
[0063]所述第十八晶体管的第一端连接所述第三输出端，所述第十八晶体管的第二端连接所述公共电压输入端。
[0064]可选的，所述第四时钟信号端输入的第四时钟信号、所述第二时钟信号端输入的第二时钟信号、所述第三时钟信号端输入的第三时钟信号和所述第一时钟信号端输入的第一时钟信号