W完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独 立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机 或服务器上执行。在涉及远程计算机的情形中，远程计算机可W通过任意种类的网络一包 括局域网（LAN)或广域网（WAN)-连接到用户计算机，或者，可W连接到外部计算机（例如 利用因特网服务提供商来通过因特网连接）。在一些实施例中，通过利用计算机可读程序指 令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程口阵列肿GA)或 可编程逻辑阵列（PLA)，该电子电路可W执行计算机可读程序指令，从而实现本发明的各个 方面。
[0077] 送里参照根据本发明实施例的方法、装置（系统）和计算机程序产品的流程图和/ 或框图描述了本发明的各个方面。应当理解，流程图和/或框图的每个方框W及流程图和 /或框图中各方框的组合，都可W由计算机可读程序指令实现。
[0078] 送些计算机可读程序指令可W提供给通用计算机、专用计算机或其它可编程数据 处理装置的处理器，从而生产出一种机器，使得送些指令在通过计算机或其它可编程数据 处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功 能/动作的装置。也可W把送些计算机可读程序指令存储在计算机可读存储介质中，送些 指令使得计算机、可编程数据处理装置和/或其他设备W特定方式工作，从而，存储有指令 的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框 中规定的功能/动作的各个方面的指令。
[0079] 也可W把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它 设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，W产 生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的 指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
[0080] 附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程 序产品的可能实现的体系架构、功能和操作。在送点上，流程图或框图中的每个方框可W 代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个 用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能 也可不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可W基本并行地 执行，它们有时也可W按相反的顺序执行，送依所涉及的功能而定。也要注意的是，框图和 /或流程图中的每个方框、W及框图和/或流程图中的方框的组合，可W用执行规定的功 能或动作的专用的基于硬件的系统来实现，或者可W用专用硬件与计算机指令的组合来实 现。
[0081] W上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也 不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技 术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨 在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领 域的其它普通技术人员能理解本文披露的各实施例。
【主权项】
1. 一种用于对电路设计进行仿真的方法，包括： 识别电路设计中的至少一个时序逻辑元件到时序逻辑元件S2S块，其中所述S2S块包 括至少一个输入端时序逻辑元件，至少一个输出端时序逻辑元件，和输入端时序逻辑元件 与输出端时序逻辑元件之间的中间部分，并且其中所述中间部分包括至少一个组合逻辑元 件； 确定所述中间部分的逻辑特性和时序特性；和 以具有所述逻辑特性和时序特性的功能性模块替换所述中间部分，生成简化的电路设 计用于仿真。2. 根据权利要求1所述的方法，其中确定所述中间部分的逻辑特性和时序特性包括： 获取所述S2S块的输入时序逻辑元件和输出时序逻辑元件的全部可能状态，从而确定 所述中间部分的逻辑特性。3. 根据权利要求1所述的方法，其中确定所述中间部分的逻辑特性和时序特性包括： 确定所述S2S块所包含的信号路径，其中如果某个输入端时序逻辑元件的逻辑值可能 影响某个输出端时序逻辑元件的逻辑值，则该输入端时序逻辑元件与该输出端时序逻辑元 件之间存在信号路径； 根据所述信号路径所经过的元件的时序特性，确定所述信号路径的时序特性；和 以所述信号路径的时序特性作为所述中间部分的时序特性。4. 根据权利要求1到3中任意一项所述的方法，其中所述中间部分仅包括组合逻辑元 件。5. 根据权利要求4所述的方法，其中识别电路设计中的至少一个S2S块包括： 识别电路中的时序逻辑元件，其中所述时序逻辑元件包括时序检查约束； 确定任意两个相邻时序逻辑元件； 确定所述两个相邻时序逻辑元件之间的组合逻辑元件；和 将所述两个相邻时序逻辑元件及其之间的组合逻辑元件确定为S2S块。6. -种用于对电路设计进行仿真的设备，包括： 识别装置，配置为识别电路设计中的至少一个时序逻辑元件到时序逻辑元件S2S块， 其中所述S2S块包括至少一个输入端时序逻辑元件，至少一个输出端时序逻辑元件，和输 入端时序逻辑元件与输出端时序逻辑元件之间的中间部分，并且其中所述中间部分包括至 少一个组合逻辑元件； 特性确定装置，配置为确定所述中间部分的逻辑特性和时序特性；和 简化装置，配置为以具有所述逻辑特性和时序特性的功能性模块替换所述中间部分， 生成简化的电路设计用于仿真。7. 根据权利要求6所述的设备，其中所述特性确定装置包括： 配置为获取所述S2S块的输入时序逻辑元件和输出时序逻辑元件的全部可能状态，从 而确定所述中间部分的逻辑特性的模块。8. 根据权利要求6所述的设备，其中所述特性确定装置包括： 配置为确定所述S2S块所包含的信号路径的模块，其中如果某个输入端时序逻辑元件 的逻辑值可能影响某个输出端时序逻辑元件的逻辑值，则该输入端时序逻辑元件与该输出 端时序逻辑元件之间存在信号路径； 配置为根据所述信号路径所经过的元件的时序特性，确定所述信号路径的时序特性的 模块；和 配置为以所述信号路径的时序特性作为所述中间部分的时序特性的模块。9. 根据权利要求6到8中任意一项所述的设备，其中所述中间部分仅包括组合逻辑元 件。10. 根据权利要求9所述的设备，其中所述识别装置包括： 配置为识别电路中的时序逻辑元件的模块，其中所述时序逻辑元件包括时序检查约 束； 配置为确定任意两个相邻时序逻辑元件的模块； 配置为确定所述两个相邻时序逻辑元件之间的组合逻辑元件的模块；和 配置为将所述两个相邻时序逻辑元件及其之间的组合逻辑元件确定为S2S块的模块。
【专利摘要】本发明公开了用于对电路设计进行仿真的方法和设备。所述方法包括：识别电路设计中的至少一个时序逻辑元件到时序逻辑元件S2S块，其中所述S2S块包括至少一个输入端时序逻辑元件，至少一个输出端时序逻辑元件，和输入端时序逻辑元件与输出端时序逻辑元件之间的中间部分，并且其中所述中间部分包括至少一个组合逻辑元件；确定所述中间部分的逻辑特性和时序特性；和以具有所述逻辑特性和时序特性的功能性模块替换所述中间部分，生成简化的电路设计用于仿真。采用根据本发明实施例的技术方案，可以缩短仿真所需的时间。
【IPC分类】G06F17/50
【公开号】CN105447213
【申请号】CN201410437455
【发明人】刘洋, 欧鹏, 苟鹏飞, 李德贤, 李宇飞
【申请人】国际商业机器公司
【公开日】2016年3月30日
【申请日】2014年8月29日
【公告号】US20160063158