固态磁存储系统和方法

专利名称：固态磁存储系统和方法
技术领域：
本发明涉及固态存储器，尤其涉及使用磁结隧道效应或自旋阀效应的固态磁存储装置、方法和系统。
背景技术：
在现代计算的早期，磁存储器传统上与磁心存储器关联。由于半导体存储器的出现，磁心存储器迅速被废弃。结果，新近的磁存储器已经几乎专有的与磁盘驱动器关联。在磁盘驱动器中，涂有磁性材料的盘片接近一个或多个磁头旋转。依赖加到磁头上的电信号，通过分别地影响或感知盘片上磁性材料部分的对准，磁头能写到磁盘或从其读出。而这在很长时期中已经良好的服务了许多应用，磁盘驱动器的移动部分和机械方面会限制它们在许多应用中的需要，这些应用可以包括可能损坏相对精密磁盘驱动器的冲击或其它应力。
最近，利用了GMR或巨磁阻效应的固态磁装置已经取得发展。在其中可以观察到GMR效应的一个结构示例由四层磁性薄膜堆栈组成自由磁性层，非磁性导电层，磁性固定层(magnetic pinned layer)，和交换层。固定层(pinned layer)的磁性取向是固定的，并且通过交换层固定就位。通过应用外部磁场，自由层的磁性取向可以相对于固定层的磁性取向变化，这样可以存在两种状态。这些状态因此可以表示两个逻辑值。在磁性取向的变化导致在金属层状结构的电阻发生显著的变化，并且能够感知到电阻以指示存储的逻辑值。
GMR效应已经应用在称为MRAM或磁阻随机存取存储装置中。这些装置比磁盘驱动器提供一些非常急需的好处，因为它们不包括任何移动部分。典型的MRAM结构在图1中示出了，其中铁磁材料的两层由薄绝缘层分开，以形成磁隧道结。当施加磁场时，在底层的畴方向被固定，而在顶层的这些可以被转换。是存储1还是0取决于两个层的磁畴指向相同还是相反方向。
写数据到MRAM单元包括施加电流到位和数字线。由两个电流建立的磁场在希望的方向上对齐磁畴。在图1的情况中，在位线10从左到右和数字线15的进入页里的电流在与固定层25相同的方向对准自由铁磁层20。绝缘体30位于自由层20和固定层25之间。自由和固定的层的方向由在各自层上的箭头示出，尽管固定的层的定向可以在任一方向。本领域的熟练技术人员可以理解层20、25和30形成一个磁隧道结。
读取单元包括测量隧道结的电阻。如果两个层里的畴是平行的，它为低，如果是反平行的，它为高。
在典型的MRAM结构中，低矫顽性铁磁材料用于写，GMR堆栈用于对单元的读取和写入。进一步的，GMR堆栈典型的与用来提供驱动信号的金属线接触，每单元至少一个驱动晶体管是必需的。不幸的，MRAM装置的这些特征对其广泛地采用提出了一些重要的挑战。
例如，包含在MRAM技术集成中的一个挑战是与CMOS处理温度不相容。多个标准CMOS处理步骤在或高于400℃发生。然而典型磁隧道结(MTJ)材料的磁阻(MR)效应在温度高于300℃时开始降低并且在400℃附近急剧下降。由于隧道电介质只有大约1.5nm厚，使用MJT生产MRAM是一项关键处理挑战。结果，在用于MRAM的磁性材料和CMOS处理必需的温度管理之间缺乏兼容性使得将MRAM集成到现有CMOS处理中变得困难。
常规MRAM装置的另一局限性是擦除过程相对慢和低效率。在MRAM装置中，擦除处理基本上是写处理的反向；就是说，为了编程MRAM存储位，使电流沿一个方向通过导线。为了擦除该MRAM存储位，使电流沿相反方向通过相同的导线。这基本上限制每个擦除步骤在小扇区规模，由于其慢和低效率这是不合需要的。
结果这就需要能够与CMOS处理兼容的固态磁存储装置。另外，也需要能够提供存储单元的平行和反平行状态之间大的电阻差的固态磁存储装置。

发明内容
本发明提供一种固态、随机存取、非易失性磁存储装置，能够以与常规COMS处理兼容的方式与驱动电子设备集成。重要的，本发明不包括移动部分，事实上没有等待时间，并且如同许多嵌入和离散应用所希望的能够被缩放。
本发明提供一种固态磁存储装置，具有用于写入和读取的单独的堆栈，其中只有读功能依赖GMR效应。另外，在当前发明的一个示例性实现中，记录位不与金属线接触，并且每个单元不需要与其关联的专用晶体管。另外，在典型实现中，显著较高的矫顽性铁磁材料可以用于写。
仍进一步的，本发明的一个实施例提供一种CMOS/磁结构，其中驱动电子设备在系统磁性部分之下的衬底实现，该磁性部分利用GMR效应。在另一个实施例中，驱动电路也是磁性的。
进一步的，在发明的至少一些实现中，提供块擦除功能，其中存储单元的整个扇区可以同时擦除，因此大大的增加了效率。
本发明这些和其他特征将从本发明下面的详细描述中结合附图得到更好的理解。


图1[现有技术]以透视图示出常规MRAM单元。
图2以透视图示出依据本发明的单一存储单元的一个示例性配置。
图3示出了图1示例性配置的视图，还包括用常规CMOS或其他处理制作到衬底的电子驱动电路的表示。
图4A以透视图示出依据本发明的单个位的简化形式。
图4B以截面图示出依据本发明的单个位的简化形式。
图4C以顶部俯视图示出单个位的简化表示和关联的编程/擦除线。
图5A-5D以简化的示意图形式示出依据本发明的写和擦除操作，包括最好在图5D中示出的块擦除配置。
图6A示出依据本发明的单个位的阻抗模型。
图6B以示意图形式示出依据本发明一个示例性实施例的位线/字线编程/擦除电路的简化表示。
图7是依据本发明对单个位的写时序图。
图8是依据本发明对单个位的读时序图。
图9A-9T是对于诸如在图2示出的装置制作的处理流程步骤。
图10示出了与本发明一起使用的读/写磁头的第一形式。
图11示出了与本发明一起使用的读/写磁头的第二形式。
具体实施例方式
下面参考图2，可以更好的理解依据本发明的存储单元。磁媒体记录位200位于用于编程和擦除的行线205和列线210对的内部。薄金属垫片215位于记录位200之下。在示例性配置中，垫片215由Co/Cu/Co组成，大约1.5nm厚。磁性层220位于垫片215之下。在磁性层220之下是也可以被认为成读层的GMR堆栈225。在本发明的一个示例性配置中，GMR堆栈仅仅用于读功能，尽管其中GMR堆栈用于实现写和读的其它配置也是可能的。GMR堆栈可以采取任何可接受的形式，诸如自旋阀或磁隧道结，其中的每个分别在图10和图11中更完全的示出。位于GMR堆栈225之下的是导线230，典型的为铜导线，用来将GMR堆栈连接到阵列的剩余部分。整个结构在一个衬底上，铜线230以常规方式集成到该衬底中。因此可以理解本发明的存储单元位于倒转的配置中，其中写和擦除线位于媒体位之上，并且读磁头位于媒体位之下。这种配置具有能够在与常规CMOS处理兼容的过程中制作的好处，并且因此在增加磁性特征之前可以在衬底制作驱动电子设备。
媒体位200典型地以离散光刻构图的磁性元素阵列排列，这里每个媒体位存储一个数据位。每一个数据位典型地与其他位交换的隔离。然而，没有每个媒体位，多晶磁性晶粒强烈的交换耦合，在至少一些方面表现基本上类似较大的单一磁性晶粒。用于媒体位的材料典型的具有单一畴，并且能够由多晶材料以及单一晶体或非晶体材料制成。磁性元素仅仅具有单个极化存取，这里极化的方向赋值为“1”或“0”。依靠媒体位材料的磁性属性，每个离散磁性元素的最小体积可在尺寸上像几纳米那样小。由超顺磁限制主要地确定最小体积，但是媒体位典型的具有高的各向异性能量。
从图3中可以理解这样的配置，其中图2中的存储单元在衬底之上以截面透视图描述，已经在该衬底上制作了适当的驱动电子设备。为了清楚起见，图2和图3中相同的元件用相同的参考数字指示。因此，向下通过导线230的媒体位200与图2中的相同，尽管硅和绝缘体的适当层(总体标记为300)在它们单独地标识元件周围的适当位置示出了。处理流程、以及因此每一层的组合将在下文中连同图9A-9T更详细的讨论。担当驱动逻辑的多个装置在310示出，并且连同图6A-6B更详细的解释。典型的通过常规CMOS处理，在常规衬底315中制作装置310。用于互相连接装置310的适当导线在320示出。通过贯穿钝化层330的通路325将导线320连接到磁性部分。
下面参考分别示出了单个位的透视图、截面视图和顶部俯视图的图4A、4B和4C，可以更好的理解示例尺寸。如前所述，相同的元件用与在图2中相同的参考数字示出。如在图4B的配置中最佳看到的，标称尺寸为下列数量级，可以理解尺寸a、b和c可以在掩膜上变化，而尺寸d到i可以在晶片上变化a＝200nmf＝～30nmb＝200nmg＝170nmc＝200nmh＝200nmd＝450nmi＝450nme＝～30nm
下面参考图5A-5D，依据本发明对于存储单元队列的写和擦除操作会有更好理解。尤其是，仅仅为了说明的目的，图5A描述存储单元的3×3阵列，其中的每个具有在其中心的媒体位500，如500A-I单独地示出。可以理解实际阵列典型的比3×3大的多，并且实际上是成百万的或更大数量级。在示例中示出的，寻址线以行和列排列，尽管在适当的实例中其他的布局也是可接受的。行线505A-F和列线510A-H基本上位于媒体位周围，并且与结合图6A-6B在下文中讨论的适当的逻辑一起提供编程/写和擦除功能。更具体地说，参考图5A-5B，通过施加相反极性电流驱动(如由反向箭头指示的)到行线505B和505C，和[对于媒体位500A]列线510B和510C，和[对于媒体位500C]列线510F和510G，可以将“1”写到媒体位500A和500C。因为没有写电流施加到线510D和510E，媒体位500B没有变化，保持为0。写操作(有时在此称为“编程”单元)的结果可以在图5B中了解，媒体位500A和500C示出了状态改变，而剩余媒体位没有。
在图中示出的示例性配置中，擦除处理基本上是写处理的逆，并且从图5C中能够更好的理解。相同的行线505B和505C接收相反极性的驱动电流，所述极性也与在写操作期间使用的极性(图5A)相反。相似的，列线510B和510C[对于媒体位500A]和510F和510G[对于媒体位500C]接收与写周期期间使用的相反的极性的驱动电流。结果是恢复各自的媒体位到未编程状态，这被解译为“0”。然而，可以理解“0”或“1”分配到任何状态是任意的，并不是本发明的限制。
下面参考图5D，以示意性形式描述替换的擦除方案，借此媒体位的块或扇区可以同时擦除。在图5D的配置中，媒体位500的矩阵阵列与在图5A中示出的相似，以行和列排列。四对导线550A-D在一端连接到电流源555并且在另一端接地；可以理解四行的选择纯粹为了解释，实际队列将很可能使用更大扇区。在示出的示例性配置中，各线基本上以梳状排列，所述的媒体位500设置在其间，尽管线的形状可以随实现方式广泛地变化。在擦除处理期间，来自源555的电流如由箭头560所示在线对550A-D之间分开，因此创造所希望的反向电流流动。同样可以理解该对扇区擦除的方法是有单独写电路辅助的，该写电路未示出但是基本上和图5A中示出的一致。可替换的，可以通过增加适当的开关来反向电流流动来使图5D的电路执行写操作。
下面参考图6A，其示出了单个单元的阻抗模型，和图6B，其示出了单元阵列的示意性表示，其包括用于编程和擦除的位和字线，依据本发明的单元阵列的电操作可以更好的理解。首先参考在图6A中示出的单个单元表示，单元包括电感器600，由Lbc表示，代表磁性媒体位，并且一端连接在中央节点605。连接到中央节点605的还有电容610，表示位和导线之间的电容，由Cbc表示；电阻器615，由Rbc示出，表示位和导线之间的电阻；和电容620，由Cc表示，与导线自身关联。电容Cbc的另外一端接地，而其他组件的剩余端连接到阵列的其他节点。
下面参考图6B，在阵列中示出图6A的模型，带有用于编程和擦除的合适驱动连接。对本领域的熟练技术人员来说电容Cc跨越单元共享是显然的。因此，图6B示出了存储单元625的2×N阵列，以两列和N行排列，在阵列的四个角落有编程和擦除逻辑。在图6B示出的示例性阵列的“上部”角落的编程/擦除逻辑包括电流源630，用于在编程模式连接电流源的一个晶体管开关635，和用于在擦除模式连接电流源的另一个晶体管开关640。编程和擦除晶体管635和640在单一节点645连接，该节点提供通过电阻器650(表示为Rpar)的电流。为了达到希望的电流反向，编程和擦除晶体管635和640的位置在图的右边相对于左边是反转的。
相似的，除了编程晶体管660和擦除晶体管670互换之外，为允许希望的电流反向，在左下边和右下边的驱动电路是彼此的镜像。
下面参考图7，用于写功能的时序图示出了单元的时域操作。在示出的示例性配置中，写周期tWC大约20ns，到写操作结束的地址有效时间tAW大约15ns，而地址建立时间tAS大约0ns。写脉冲宽度tWP大约15ns，而写恢复时间tWR大约0ns。最后，从写时间结束到输出激活的时间tOW大约3ns。
下面参考图8，示出了读周期时序图。可以理解，在图2的结构中，使用GMR堆栈执行读处理，该堆栈与例如在图5A示出的寻址线对置。对于图2的结构，示例性时序图可能具有下列值tRC＝读周期＝20ns(最大)tAA＝地址存取时间＝20nstOE＝输出使能到输出有效＝8nstACS＝芯片选择存取时间＝20ns下面参考图9A-9T，用于制作图2的示例性存储结构的处理流程可以得到更好的理解。对于图9A-9T的目的，假设通过常规CMOS处理已经制作了适当的驱动电路。在图9A，提供已经处理的晶片900。然后，在图9B，在晶片900上沉积电介质层905。在示例性配置中，该层是大约5000埃FSG电介质。在图9C中，例如由光刻术沉积抗蚀层，然后利用读掩膜来移除。此时，如图9D示出的，用电介质蚀刻、以及ECP和CMP步骤沉积铜栅栏/籽晶层915。
在图9E中，在铜栅栏/籽晶层915之上并且穿过比需要的电介质层的更宽部分沉积GMR自旋阀堆栈，或可替换的，沉积GMR磁隧道结堆栈920。抗蚀层925通过光刻术而沉积，例如193nm处理，如在图9F中示出的。此时利用RIE和Ash来移除GMR堆栈的超出部分，如在图9G中示出的。通过例如大约2000埃的厚FSG电介质930的沉积填满缝隙，如在图9H示出的，包括覆盖GMR堆栈。
其次，如在图9I中示出，通过CMP将电介质移除以暴露GMR堆栈，同时为了下一处理步骤留下均匀的表面。此时，如在图9J中所示，由光刻术铺设抗蚀层935。在电介质蚀刻、灰化和湿式清洁后，如在图9K中所示，在合成堆栈的顶上沉积钽层940。如图9L所示，磁媒体层945在钽层940之上紧接着被沉积。下一步，如图9M所示，在钽层和GMR堆栈之上沉积抗蚀层950。使用抗蚀层作为向导，磁层的剩余部分由RIE和Ash移除，从磁层945只留下磁点955排列在钽层940之上。然后，如图9O所示，沉积电介质层960，例如由SACVD沉积1000埃FSG电介质，用于填满缝隙。
在下一步，图9P所示，使用第一层金属的掩膜利用光刻术沉积另一抗蚀层965。如图9Q所示，通过电介质蚀刻、铜栅栏/籽晶层沉积、和随后的ECP和CMP，将第一组地址线970放置在磁点955的任一侧。然后如图9R所示沉积另一FSG电介质层975，该层可以例如是大约2000埃厚。此时，如图9S所示，连同掩膜使用另一抗蚀层980以准备形成第二金属层。然后通过电介质蚀刻、铜层的沉积、随后的ECP和CMP来连接剩余地址线985。结果得到图2所示的单元结构。
如先前所述，连同本发明使用的GMR堆栈能够由自旋阀或磁隧道结组成。适当的自旋阀结构的一个例子在图10中示出，而适合连同本发明的其它方面使用的隧道结的一个例子在图11示出。首先参考图10，适当的自旋阀结构典型的包括两个设置在传导层1020任一侧的铁磁层1010和1015，传导层1020设置在衬底1000之上。例如，该传导层可以由钴/铜/钴组成。在一些实现中，可以提供另一反铁磁层1025，例如铂锰，以固定磁层的方向。在该设计中，电流在装置的平面中流过。
参考图11，示出了磁隧道结装置的一个例子。在自旋阀和磁隧道结之间的一个显著不同是电流垂直于装置的平面流过。像图10中的自旋阀一样，隧道结装置在衬底1100之上设置两个在隧道栅栏层1120的任一侧的铁磁层1110和1115。栅栏层1120充当磁绝缘层。透磁合金层1125可以设置在铁磁层1115之上，另一铁磁层1130在其之上，反铁磁交换层1135设置在顶部。本领域的熟练技术人员可以理解自旋阀或者磁隧道结的基本结构是充当了感知层的自由层、非磁性垫层和固定层的夹层，使用反铁磁材料(例如铁和锰)的交换层来固定固定层的磁性取向。自由层的磁性取向是响应媒体位的方向而自由旋转，而固定层的方向是固定的，依据媒体位的方向，因此允许在自由层和固定层之间方向上可确定的差别。
已经完全地描述了发明的优选实施例和变化的方案，本领域的熟练技术人员将了解，根据在此给出的教导，存在不背离本发明的多种方案和等价物。因此，本发明并不由前面的描述限制，而是由所附的权利要求书限制。
权利要求
1.一种固态磁存储系统，包括其中具有驱动电子设备的衬底，放置在衬底之上的磁媒体位，放置在磁媒体位和衬底之间的读元件，邻接媒体位并置的位寻址线，基本上邻接媒体位的字寻址线，所述位寻址线和字寻址线适合于接收编程和擦除信号以使磁位的状态改变，以及将衬底里的驱动电子设备连接到读元件的导线。
2.如权利要求1的固态磁存储系统，其中使用CMOS处理形成衬底。
3.如权利要求1的固态磁存储系统，其中读元件包括磁阻堆栈。
4.如权利要求1的固态磁存储系统，其中读元件包括巨磁阻堆栈。
5.一种固态磁存储系统，包括已在其中制作了驱动电子设备的衬底，放置在衬底上的磁媒体单元阵列，每个磁媒体单元包括一个放置在衬底之上的磁媒体位，和一个放置在磁媒体位和衬底之间的读元件，邻接至少大部分磁媒体单元中的磁媒体位放置的寻址线，连接到寻址线的至少一个电流源，用于改变至少一些磁媒体单元的磁媒体位的状态，以及在磁媒体单元和驱动电子设备之间形成连接的传导链路。
6.如权利要求5的固态磁存储系统，其中读元件包括磁阻堆栈。
7.如权利要求5的固态磁存储系统，其中读元件包括巨磁阻堆栈。
8.如权利要求5的固态磁存储系统，其中驱动电子设备由CMOS处理形成，所述阵列在其上形成并与其集成。
9.如权利要求5的固态磁存储系统，其中寻址线被配置为允许扇区擦除。
10.如权利要求5的固态磁存储系统，其中寻址线包括第一组寻址线，用于编程在阵列中选择的单元，和第二组寻址线，用于擦除在阵列中选择的单元。
11.如权利要求6的固态磁存储系统，其中磁阻堆栈是巨磁阻堆栈。
12.一种制作固态磁存储装置的方法，包括步骤通过使用CMOS处理在衬底中制作驱动电子设备，在衬底上与驱动电子设备对齐地沉积一个磁阻堆栈，在磁阻堆栈之上沉积一个磁媒体位，该磁媒体位具有第一和第二状态，磁媒体位的状态能够被所述磁阻堆栈感知，以及邻接磁媒体位沉积适合于使选择的位改变状态的多个地址线。
全文摘要
本发明涉及一种固态磁存储系统和方法，在衬底上的阵列里设置磁媒体单元的一个阵列。在一个示例性实施例中，通过常规CMOS处理将驱动电子设备制作到衬底里，与阵列相关的单元对齐。每个磁媒体单元包括磁媒体位和用于读媒体位状态的磁阻或GMR堆栈。寻址线与媒体位并列，以允许编程和擦除选择的位。在至少一些实施例中，可以完成扇区擦除。
文档编号G11C17/00GK1902685SQ200480040197
公开日2007年1月24日 申请日期2004年11月10日 优先权日2003年11月10日
发明者桑托什·库马尔, 苏博得·库马尔, 迪夫亚苏·维尔马, 克里什纳库马尔·马尼 申请人:Cm创新公司