专利名称：存储设备的制作方法
技术领域：
本发明涉及一种存储设备，并可适当地应用于一种具有多个存储器(或存储芯片)的半导体存储设备。
背景技术：
具有多个用于存储数据的存储器的各种类型的存储设备已经被广泛应用。一些最近被广泛使用(popularized)的半导体存储设备每一个都具有多个非易失性存储器(即，闪存)作为存储功能性(参见日本专利公开第Sho 64-78354号)。
这些最近的半导体存储设备每一个都被设计来与诸如个人计算机的信息处理装置连接，以起用于存储来自所连接的信息处理装置的数据的外部存储设备的作用。
现在，参照图7，示出了如上所述的这样一种半导体存储设备的示例性配置。该半导体存储设备具有将数据写入其中的第一非易失性存储器和第二非易失性存储器和用于将要被写入的数据发送到第一非易失性存储器和第二非易失性存储器的每一个的控制器块。在该示例中，第一和第二非易失性存储器的每一个都具有8比特的数据输入/输出端子，并且该控制器块也具有8比特的数据输入/输出端子。
例如，该控制器块经由由8个数据通信线路(即具有8比特的总线宽度的数据总线)组成的数据通信线组连接到第一非易失性存储器，并且经由和上述的数据通信线组分离的数据通信线组连接到第二非易失性存储器。
例如，如图8所示，在控制器块将要被写入的数据经由数据通信线组发送到第一非易失性存储器(定时T10)之后，第一非易失性存储器执行用于将所接收的数据写入其内部存储区域的内部处理。一旦成功完成该内部处理，第一非易失性存储器将用于告知该完成的信号(下文称之为“完成通知信号”)经由数据通信线组发送到控制器块(定时T20)。
因此，在该半导体存储设备中，即使在控制器块已经将数据发送到第一非易失性存储器之后(定时T10)，该数据通信线组被控制器块和第一非易失性存储器之间的数据通信保持在占用的状态，直到该控制器块从第一非易失性存储器接收到完成通知信号(定时T20)。
由于下述事实，这在处理效率方面存在问题尽管在定时T10该控制器块已准备好可以开始将数据发送到第二非易失性存储器的数据发送处理，但是控制器块实际上不能开始数据发送处理，直到被占用的数据通信线组可用的定时T20。
发明内容
因此，本发明的一个目的是提供一种存储设备，其能够显著提高处理效率。
在执行本发明时并且根据本发明的实施例，提供了一种存储设备，包括第一存储器组和第二存储器组，其每一个都具有多个存储器；数据通信块，用于执行与多个存储器的每一个的数据通信；第一数据通信线组，用于将该第一存储器组中的多个存储器的每一个连接到该数据通信块；和第二数据通信线组，用于将该第二存储器组中的多个存储器的每一个连接到该数据通信块。
如上所述用于将该第一存储器组中的每个存储器连接到该数据通信块的第一数据通信线组和用于将该第二存储器组中的每个存储器连接到该数据通信块的第二数据通信线组的安排允许在第一数据通信线组被第一存储器组中的存储器之一的数据通信处理占用的同时，经由第二数据通信线组进行与第二存储器组中的存储器之一的数据通信。
根据本发明，用于将该第一存储器组中的每个存储器连接到该数据通信块的第一数据通信线组和用于将该第二存储器组中的每个存储器连接到该数据通信块的第二数据通信线组的安排使得在第一数据通信线组被第一存储器组中的存储器之一的数据通信处理占用的同时，能够经由第二数据通信线组进行与第二存储器组中的存储器之一的数据通信，由此显著提高处理效率。
图1是说明了被实践为本发明的一个实施例的卡型半导体存储设备的框图；
图2是说明控制器块连接到非易失性存储器的连接形式(1)的框图；图3是说明控制器块连接到非易失性存储器的连接形式(2)的部分框图；图4是指示连续数据写操作的时序图；图5是指示同时发生的数据写操作的时序图；图6是说明控制器块连接到16比特非易失性存储器的连接形式的部分框图；图7是说明相关技术的连接形式的框图；以及图8是指示相关技术的数据写操作的时序图。
具体实施例方式
参照附图，下面详细描述本发明的一个实施例。
现在，参照图1，附图标记1表示卡型半导体存储设备，其具有例如由8个非易失性存储器2A至2H构成的存储器块2和用于对存储器块2执行数据读/写处理的控制器块3。
在本实施例的情况下，卡型半导体存储设备1相当于记忆棒(商标)，且例如从诸如个人计算机的外部设备提供的数据被写入到卡型半导体存储设备1。
在控制器块3中，将用于执行控制的MPU(微处理单元)4连接到由例如指令寄存器构成的寄存器块5、用于执行例如纠错处理的ECC(纠错电路)6、和在其中临时存储要在存储器块2上读取/写入数据的数据缓冲器块7。该控制器块3还具有用于产生MS(记忆棒)内部时钟的时钟发生器块8。
数据缓冲器块7经由预定总线9连接到串行接口块10和并行接口块11。从外部设备提供的数据经由预定线路(DATA0至DATA3)和并行接口块11，以及预定线路(DATA0)和串行接口块10输入到数据缓冲器块7。MPU 4将输入到数据缓冲器块7中的数据写入到存储器块2。
经由预定线路(VSS和VCC)给卡型半导体存储设备1提供能量。卡型半导体存储设备1还具有，例如，其中输入捕获来自外部设备的数据所需的时钟的线路(SCLK)、其中输入用于确定卡型半导体存储设备1是否被正常装载到外部设备中的信号的线路(INS)、和其中输入用于确定从外部设备提供的数据的方向的信号的线路(BS)。
下面参照图2和3，详细描述将非易失性存储器2A至2H连接到控制器块3的连接形式。
在本实施例的情况下，控制器块3具有16比特数据输入/输出端子(即，16个输入/输出端子)TA0至TA15，并且非易失性存储器2A至2H的每一个具有8比特数据输入/输出端子(即，8个输入/输出端子)TB0至TB7。
控制器块3的高8比特数据输入/输出端子TA0至TA7经由由8个数据通信线构成的第一数据通信线组12连接到第一端口P1中的非易失性存储器2A、2C、2E和2G的每一个的数据输入/输出端子TB0至TB7。另一方面，低8比特数据输入/输出端子TA8至TA15经由由8个数据通信线构成的第二第二数据通信线组13连接到第二端口P2中的非易失性存储器2B、2D、2F和2H的每一个的数据输入/输出端子TB0至TB7。
下面参照图4通过示例描述将数据连续写入到第一非易失性存储器2A和第二非易失性存储器2B的操作。
控制器块3将要写入的数据经由第一数据通信线组12发送到第一端口P1中的第一非易失性存储器2A。完成该发送的定时T1是第一非易失性存储器2A开始执行用于写入该数据的内部处理的定时。因此，由于控制器块3还没有从该第一非易失性存储器2A接收到完成通知信号，所以第一数据通信线组12仍然处于被占用状态，但第二数据通信线组13可以使用。
因此，即使紧接在完成对第一端口P1中的第一非易失性存储器2A的数据发送处理(定时T1)之后，控制器块3能够经由第二数据通信线组13将要写入的数据发送到第二端口P2中的第二非易失性存储器2B。
下面参照图5描述将数据同时写入到第一非易失性存储器2A和第二非易失性存储器2B的操作。
控制器块3将要写入的数据经由第一数据通信线组12发送到第一端口P1中的第一非易失性存储器2A。在已经开始发送的定时T2，第一数据通信线组12处于被占用状态，但第二数据通信线组13可以使用。
因此，在开始将数据发送到第一非易失性存储器2A的定时(定时T2)的同时，控制器块3能够将要写入的数据经由第二数据通信线组13发送到第二端口P2中的第二非易失性存储器2B。
因此，在卡型半导体存储设备1中，即使控制器块3已经经由第一数据通信线组12对第一端口P1中的任何一个非易失性存储器(在该示例中为第一非易失性存储器2A)执行了数据发送处理，控制器块3能够使用在可用状态下的第二数据通信线组13并对第二端口P2中的任何一个非易失性存储器(在该示例中为第二非易失性存储器2B)执行数据发送处理。结果，与相关技术相比，卡型半导体存储设备1显著提高了处理效率。
如上所述，卡型半导体存储设备1具有用于将第一端口P1中的非易失性存储器2A、2C、2E和2G连接到控制器块3的第一数据通信线组12和用于将第二端口P2中的非易失性存储器2B、2D、2F和2H连接到控制器块3的第二数据通信线组13。
该新颖的配置允许当第一数据通信线组12被对第一端口P1中非易失性存储器2A、2C、2E和2G的任何一个执行的数据发送处理占用时，经由第二数据通信线组13对第二端口中非易失性存储器2B、2D、2F和2H的任何一个执行数据发送处理，从而显著提高了处理效率。
应当注意在本实施例中，卡型半导体存储设备1的控制器块3具有16比特数据输入/输出端子TA0至TA15，从而控制器块3不仅可以连接到具有8比特数据输入/输出端子TB0至TB7的非易失性存储器2A至2H的每一个，而且可以连接到例如，如图6所示的具有16比特数据输入/输出端子TC0至TC15的任何非易失性存储器，从而也在通用性方面提供了显著优势。
同时，在本实施例中，如果从外部设备偶尔地提供数据给卡型半导体存储设备1，并且卡型半导体存储设备1中的控制器块3必须将偶尔提供的数据写入到例如第一和第二非易失性存储器2A和2B，则控制器块3执行如图5所示的同时发送数据的处理。相反，如果从外部设备连续地提供数据给卡型半导体存储设备1，并且卡型半导体存储设备1中的控制器块3必须将连续提供的数据写入到例如第一和第二非易失性存储器2A和2B，则控制器块3执行如图4所示的连续发送数据的处理。从而，卡型半导体存储设备1根据情况在连续发送和同时发送之间进行选择，从而显著提高了处理效率。
此外，在本实施例中，用于设置是连续发送数据还是同时发送数据的设置信息可预先存储在卡型半导体存储设备1中的寄存器块5中。在此情况下，控制器块3基于在寄存器块5中存储的设置信息，选择连续发送和同时发送中的一个。该新颖的配置允许用户借助预定设备重写在寄存器块5中存储的设置信息，从而使卡型半导体存储设备1执行用户指定的数据发送处理。
又再，在本实施例中，根据从外部设备提供给卡型半导体存储设备1的数据(或内容)或在外部设备中执行的处理(或应用)的内容的类型，用户可以将同时访问第一和第二非易失性存储器2A和2B(图5)的一个设置改变为相继访问这些非易失性存储器(图4)的另一个设置。使用相继访问非易失性存储器的设置消除了同时使用第一数据通信线组12和第二数据通信线组13二者的必要性，从而节省了功率浪费。
参照上述实施例，用于将数据存储到非易失性存储器中的卡型半导体存储设备1被应用为，但不唯一地被应用为存储设备；例如，只要具有用于存储数据的多个存储器，诸如个人计算机的各种其他设备的任何一个都可以应用。
在上述实施例中，非易失性存储器2A至2H被应用，但不唯一地被应用为存储功能性；例如，只要能够存储数据，诸如RAM(随机存取存储器)的各种其它设备的任何一个都可以应用。
此外，在上述实施例中，控制器块3具有16比特数据输入/输出端子TA0至TA15，其8比特数据输入/输出端子TA0至TA7经由第一数据通信线组12连接到具有8比特数据输入/输出端子TB0至TB7的第一非易失性存储器2A，而剩余的8比特数据输入/输出端子TA8至TA15经由第二数据通信线组13连接到具有8比特数据输入/输出端子TB0至TB7的第二非易失性存储器2B。本发明不限于这种配置；例如，控制器块3可以具有32比特数据输入/输出端子，并且非易失性存储器2A至2H的每一个可以具有16比特数据输入/输出端子。
而且，在上述实施例中，控制器块3被应用为数据通信块，用于与第一存储器组中的存储器(属于第一端口P1的非易失性存储器)和第二存储器组中的存储器(属于第二端口P2的非易失性存储器)进行数据通信。但是，本发明不限于该配置；例如，各种其他配置也是可应用的。
本发明可应用于每一个都具有多个非易失性存储器的任何半导体存储设备。
虽然使用特定术语描述了本发明的优选实施例，但是这样的描述仅用于说明性的目的，应当理解在不背离所附权利要求的精神或范围的情况下，可以进行修改和变化。
权利要求
1.一种存储设备，包括第一存储器组和第二存储器组，其每一个都具有多个存储器；数据通信块，用于执行与所述多个存储器的每一个的数据通信；第一数据通信线组，用于将所述第一存储器组中的所述多个存储器的每一个连接到所述数据通信块；和第二数据通信线组，用于将所述第二存储器组中的所述多个存储器的每一个连接到所述数据通信块。
2.如权利要求1所述的存储设备，其中所述数据通信块在将数据经由所述第一数据通信线组发送到所述第一存储器组中的多个存储器之一，并且同时执行将所述数据写入到所述存储器的处理之后，经由所述第二数据通信线组将数据发送到所述第二存储器组中的所述多个存储器之一。
3.如权利要求1所述的存储设备，其中所述数据通信块将数据经由所述第一数据通信线组发送到所述第一存储器组中的一个存储器，同时经由所述第二数据通信线组将数据发送到所述第二存储器组中的一个存储器。
全文摘要
本发明旨在显著提高处理效率。卡型半导体存储设备具有用于将第一端口中的非易失性存储器连接到控制器块的第一数据通信线组和用于将第二端口中的非易失性存储器连接到控制器块的第二数据通信线组。
文档编号G11C7/00GK1713128SQ20051007798
公开日2005年12月28日 申请日期2005年6月16日 优先权日2004年6月16日
发明者山本尊司, 佐鸟谦一 申请人:索尼株式会社