专利名称：自动消除信号间误差的系统以及相关方法
技术领域：
本发明提供一种校准系统，尤指一种可以自动消除信号间误差的信号校准系统以及其相关方法。
背景技术：
虽然在信号传输时，理论上每一条接口路径(trace)对于信号所造成的延迟必须要相等。但是在实际电路中，由于电路的布局(layout)，在平行的总线接口(parallel bus interface)之间可能会造成不同程度的信号延迟。举例来说，动态随机存取存储器(dynamic random access memory，DRAM)便是利用并行总线来传输数据信号(data signal，DQ)以及数据指示信号(datastrobe signal，DQS)。很不幸地，如前所述，因为电路布局所造成的误差，经由不同的总线所传输的数据会通过不同长度的路径；因此信号彼此之间便会产生相位误差。一般来说，在取得DRAM的数据时，是利用数据指示信号去对准数据信号，进而取得数据信号所携带的数据；然而，由于前述的相位误差，使得利用数据指示信号去取得数据信号所携带数据的操作更加地困难。
请参阅图1，图1为现有动态随机存取存储器100的示意图。如图1所示，动态随机存取存储器100通过并行总线输出数据信号DQ以及数据指示信号DQS。如前所述，由于每一个信号路径中会延迟信号传输的单元均有所不同，因此每一个数据信号DQ或是数据指示信号DQS与其它输出信号的相位皆有所不同。
为了补偿信号(包含数据信号DQ以及数据指示信号DQS)间的误差，一般都是利用示波器直接检测信号间的相位误差；当相位误差检测出来之后，再利用可程序化延迟单元来延迟每一个信号，因此延迟后的信号便可以具有相同的相位，进而使得数据信号所携带的数据可以更正确地撷取出来。
然而，由于前述的信号校正方法必须仰赖人工，可能无法充分地补偿信号之间的相位误差；举例来说，电路设计者需要花费大量的时间以及心力来检测每个信号的相位，以调整所有的信号进而消除信号之间的相位误差。
发明内容
因此本发明的主要目的之一在于提供一种可以自动消除信号间误差的信号校准系统以及其相关方法，以解决现有技术中需要仰赖人工完成信号校准的问题。
根据本发明权利要求书的范围，本发明揭露一种信号校准系统，用来消除一第一信号与一第二信号之间的误差(imbalance)，该信号校准系统包含有一可程序化延迟模块(programmable delay module)，用来接收该第一信号以及该第二信号；一相位检测模块(phase detecting module)，耦接至该可程序化延迟模块，用来接收自可程序化延迟模块输出的该第一信号以及该第二信号，并且分别比较该第一信号与一参考信号的相位以及该第二信号与该参考信号的相位；以及一误差消除控制模块(de-skew controlling module)，耦接至该相位检测模块与该可程序化延迟模块，用来根据该相位检测模块产生的比较结果，控制该可程序化延迟模块来延迟该第一信号与该第二信号中至少一个，以消除/减少该第一信号与该第二信号之间的误差。
所述参考信号为所述第一信号。
所述误差消除控制模块连续地移动所述参考信号的相位，并且在每一次参考信号的相位移动之后，将移动后的参考信号的相位与所述第一信号的相位以及第二信号的相位进行比较，以决定所述第一信号或第二信号中是否有一位准变化对准移动后的所述参考信号。
所述信号检测模块通过周期性地移动所述参考信号的相位来检测第一信号的一位准变化以及第二信号的一位准变化，以比较所述参考信号的相位以及所述第一与第二信号的相位。
所述相位检测模块包含有一第一相位检测单元，用来利用所述参考信号检测第一信号的位准变化；一第二相位检测单元，用来利用所述参考信号检测第二信号的位准变化；以及一第一计数器，用来当所述第一相位检测模块检测到第一信号的位准变化时，开始计数，以及当所述第二相位检测模块检测到第二信号的位准变化时，停止计数，并产生一第一计数值；其中所述第一计数值用来作为所述比较结果。
所述相位检测模块包含有一第一相位检测单元，用来利用所述参考信号检测所述第一信号的位准变化；一第二相位检测单元，用来利用所述参考信号检测所述第二信号的位准变化；一第一计数器，用来当所述第一相位检测模块检测到第一信号的位准变化时，开始计数，以及当所有信号的位准变化皆被检测到时，停止计数，并产生一第一计数值；以及一第二计数器，用来当所述第二相位检测模块检测到第二信号的位准变化时，开始计数，以及当所有信号的位准变化皆被检测到时，停止计数，并产生一第二计数值；其中所述第一计数值以及所述第二计数值均用来作为所述比较结果。
所述第一相位检测单元或所述第二相位检测单元通过检查所述第一信号或第二信号是否对准所述参考信号，来检测所述第一信号或第二信号的位准变化。
所述误差消除控制模块根据所述第一计数值控制所述可程序化延迟模块来延迟第一信号，以及根据所述第二计数值控制所述可程序化延迟模块来延迟第二信号。
所述第一信号与所述第二信号来自一动态随机存取存储器。
所述第一信号与所述第二信号之中至少有一信号为数据信号。
所述第一信号与所述第二信号之中至少有一信号为数据指示信号。
所述信号校准系统内建于一存储器控制器，其中所述存储器控制器可以发出具有误差的控制信号，以从所述动态随机存取存储器中取得数据，而且所述信号校准系统另包含有一输出可程序化延迟模块，耦接至所述误差消除控制模块，用来延迟至少一控制信号，并且所述误差消除控制模块另可以根据所述相位检测模块的比较结果，控制所述输出可程序化延迟模块，来延迟至少一控制信号，以降低控制信号之间的误差。
根据本发明权利要求书的范围，本发明另揭露一种信号校准方法，用来自动消除或降低一第一信号以及一第二信号之间的误差(imbalance)，该信号校准方法包含有接收该第一信号以及该第二信号；分别将一参考信号的相位与该第一信号的相位以及将该参考信号的相位与该第二信号的相位加以比较；以及根据一比较结果，至少延迟该第一信号或该第二信号，以消除或减少该第一信号与该第二信号之间的误差。
所述参考信号为所述第一信号。
分别比较所述参考信号的相位与所述第一/第二信号的相位的步骤包含有周期性的移动所述参考信号以检测所述第一信号/第二信号的位准变化。
所述的信号校准方法更包含当检测到所述第一信号的位准变化时，利用一计数器开始计数，并且当检测到所述第二信号的位准变化时，停止计数，以产生一计数值；其中所述计数值用来作为所述比较结果。
所述的信号校准方法，另包含有当检测到所述第一信号的位准变化时，利用一第一计数器开始计数，以产生一第一计数值；当检测到所述第二信号的位准变化时，利用一第二计数器开始计数，以产生一第二计数值；其中所述第一计数值与所述第二计数值用来作为所述比较结果。
所述的信号校准方法另包含有通过检查所述第一信号或所述第二信号是否对准所述参考信号，来检测所述第一信号或第二信号的位准变化。
所述的信号校准方法，另包含有根据所述第一计数值来延迟所述第一信号；以及根据所述第二计数值来延迟所述第二信号。
所述第一信号与所述第二信号均来自一动态随机存取存储器。
所述第一信号与所述第二信号之中至少有一信号为数据信号。
所述第一信号与所述第二信号之中至少有一信号为数据指示信号。
所述的信号校准方法另包含有根据所述比较结果至少延迟一控制信号，以降低多个控制信号之间的误差，其中所述多个控制信号用来从所述动态随机存取存储器中取得数据。
无论信号误差的来源为何，举例来说，信号误差可能是因为信号路径的长度不同，或是不同的操作环境而产生；本发明的信号校准系统以及信号校准方法可以自动地消除/减少由平行的总线或是不同的接口路径的信号之间的误差。此外，由于本发明信号校准系统以及信号校准方法可以自动的消除信号间的误差，信号误差的消除便无须在仰赖人工，免除了电路设计者的麻烦。
图1为现有动态随机存取存储器的示意图；图2为本发明可自动消除信号间误差的信号校准系统的示意图；图3为信号校准系统的一实施例的示意图；图4为数据信号DQ1～DQ6以及参考信号的时序示意图；图5说明了计数值与缓存器中储存值的相互关系；图6为本发明信号校准系统另一实施例的示意图；图7为本发明信号校准系统又一实施例的示意图；图8为本发明信号校准系统又一实施例的示意图。
主要组件符号说明100动态随机存取存储器200、300、600、700、800 信号校准系统210、310、610、710、810 可程序化延迟模块220、320、620、720、830 相位检测模块230、330、350、650、750、850 误差消除控制模块240、340、640、740、840 待测电路311～316、611～618、711～718、811～818延迟单元321～326、621～628、721～728、821～828相位检测器331～336、631～638、731～738、831～838缓存器341～346、641～648、741～748、841～848计数器
761～762分频器具体实施方式
请参阅图2，图2为本发明可自动消除信号间误差的信号校准系统200的示意图。如图2所示，信号校准系统200包含有一可程序化延迟模块210，一相位检测模块220，耦接至该可程序化延迟模块210，以及一误差消除控制模块230，耦接至可程序化延迟模块210以及相位检测模块220。
此外，一待测电路(circuit under test，CUT)240耦接至信号校准系统200。在本实施例中，待测电路240可为上述存储器电路(DRAM)；如前所述，存储器电路240会通过多个并行总线发出数据信号DQ以及数据指示信号DQS；并且这些数据信号DQ以及数据指示信号DQS，如同图1所示的信号，彼此之间会具有相位误差。
在图2所示的实施例中，可程序化延迟模块210包含有多个可程序化延迟单元。此外，每一个延迟单元均耦接至并行总线的其中一个，以接收来自DRAM240的信号。相位检测模块220包含有多个相位检测器，每一个相位检测器分别比较接收到的信号以及一参考信号之间的相位；举例来说，相位检测模块220可以用来决定接收到的信号与参考信号之间的相位误差。在此请注意，相位检测器的操作以及其相关电路已为业界所习知，故不另赘述于此。而误差消除控制模块230控制可程序化延迟模块210中的每个延迟单元，以根据相位检测模块220所决定的相位误差来校正每一个接收到的信号。由此可知，信号之间的误差(imba lance)便可以通过上述的校正方法加以消除。并且一些校准系统更详细的电路以及相关叙述将于以下的揭露中阐述。
请参阅图3，图3为信号校准系统300的一实施例的示意图。如图3所示，信号校准系统包含有一可程序化延迟模块310，一相位检测模块320，一误差消除控制模块350。此外，也有一待测电路(DRAM)340耦接至信号校准系统300。然而，信号检测模块320不只包含有多个相位检测器321～326，并且包含有多个缓存器331～336以及计数器341～346，以计算并储存参考信号与每一个接收信号之间的相位误差。此特征可以将本实施例与前述实施例区隔开来。而本实施例的操作将于以下的揭露之中详细说明。
首先，DRAM340会输出数据信号DQ1～DQ6；如图3所示，数据信号DQ1～DQ6皆为一类时钟(clock-LIke)的信号。举例来说，这些类时钟的信号的产生，是可以通过在DRAM340之中存入两笔反转的数据，并且在信号校准系统300进行信号校准的时候，以递归的方式将这两个反转的数据读取出来。由此，便可以在并行总线上同时输出类时钟的信号。
在此请注意，前述的类时钟信号，譬如图3所示由DRAM340输出的数据信号DQ1～DQ6，并不具有完全相同的相位；换句话说，数据信号DQ1～DQ6彼此之间会具有相位误差。
可程序化延迟模块310会接收数据信号DQ1～DQ6，以补偿数据信号DQ1～DQ6之间的相位误差。在此请注意，此时由于可程序化延迟模块中每一个延迟单元311～316都没有设定好欲延迟信号的延迟量，因此延迟模块310便不会对接收到的数据信号DQ1～DQ6进行延迟，而直接将其所接收到的数据信号DQ1～DQ6传输至相位检测模块320。因此，相位检测模块320便会接收由可程序化延迟模块310输出的数据信号DQ1～DQ6。
如前所述，相位检测模块320包含有多个相位检测器321～326；在本实施例中，相位检测模块320可以周期性地移动参考信号，所以其中每一个相位检测器321～326便可以利用这周期性移动的参考信号来检测每一个数据信号DQ1～DQ6的信号高低位准变化(transient)时机。
请参阅图4，图4为数据信号DQ1～DQ6以及参考信号的时序示意图。如图4所示，参考信号也可为一类时钟的信号，或是仅仅只具有一时钟周期的信号。此外，参考信号会以周期T的速度移动(其中周期T可由电路的内部时钟决定)。在此请注意，图4所示的虚线表示参考信号已经对准了数据信号DQ1的位准变化(这代表相位检测器321于此时检测到数据信号DQ1的位准变化)。
在此请注意，在本实施例中，相位检测模块320用来移动该参考信号。然而，误差消除控制模块350也具有移动参考信号的能力。因此，参考信号的移动操作可由误差消除控制模块350来完成，然后，相位检测器321～326再根据经过误差消除控制模块350移动后的参考信号，检测数据信号DQ1～DQ6的位准变化，如此的相对应变化，亦属本发明的范畴。
举例来说，当相位检测器322检测到参考信号对准数据信号DQ2的变化时，相位检测器322便会设定与其耦接的缓存器332；设定缓存器332之后，耦接至缓存器332的计数器342便会开始计数，以产生一计数值。相同的操作亦会同样地执行于其它所有的数据信号DQ2～DQ6，以计算出所有数据信号DQ2～DQ6与参考信号之间的相位差；在此请注意，本实施例的缓存器331～336可以利用正反器(flip-flop)实现。
请参阅图5，图5说明了计数值与缓存器中储存值的相互关系。如图5所示，图5最上面的信号为计数器341～346所使用的内部时钟信号CLK。在此假设参考信号在时间点T1对准数据信号DQ1；如前所述，缓存器331便会于时间点T1被设定，并且对应的计数器341开始累积其计数值。相同地，参考信号于时间点T3对准数据信号DQ3，因此缓存器333会于时间点T3被设定，所以计数器343会在时间点T3之后开始累积计数值。
此外，参考信号分别会与其它的数据信号DQ2、DQ5～DQ6对齐；因此，缓存器332，以及334～336会分别于时间点T2，T4～T6被设定，而相对应的计数器342，334～346也会分别开始计数。
由前面的揭露可知，当检测到数据信号DQ1～DQ6的位准变化之后，参考信号一边缘(edge)与每个数据信号DQ1～DQ6的对应边缘之间相位差以计数值的方式储存于计数器341～346之内。在本实施例中，当所有的缓存器331～336都被设定之后，这表示所有信号DQ1～DQ6的位准变化都已经被检测到了，也就表示所有的数据信号DQ1～DQ6已经被参考信号对准过，因此，误差消除控制模块350便会停止计数器341～346的运作。此外，误差消除控制模块350会使用计数器341～346内部储存的计数值，并分别将其作为延迟最严重的数据信号与其它数据信号的路径误差量。这些计数值会用来作为可程序化延迟模块310的反馈(feedback)，因此误差消除控制模块350会根据储存的计数值对相对应的延迟单元311～316进行设定。
根据图5所示的例子，计数器341具有一计数值12(在图5中以16进位法的c表示)，因此误差消除控制模块350会根据储存的计数值12来设定对应的延迟单元311。换句话说，延迟单元311会将数据信号DQ1延迟12个内部时钟周期。相同地，每一个数据信号DQ2～DQ6都会依照其对应的计数值，分别延迟8，10，1，3，以及0个内部时钟周期。如前所述，延迟单元311～316会根据计数值来调整每个数据信号DQ1～DQ6的相位，因此经由延迟单元311～316延迟后的数据信号DQ1～DQ6会具有相同的相位。换句话说，数据信号DQ1～DQ6之间的误差便这样被信号校准系统300消除了。
本发明信号校准系统以及信号校准方法可以取得每一个数据信号或是数据指示信号之间的相对延迟量，以决定信号彼此之间的时间误差(相位误差)。在前述的实施例中，本发明提供一个简易的方法，来同时检测每个信号与参考信号之间的相位误差；如前所述，当每一个信号对准参考信号时，计数器便会开始计数，并且当最后一个信号对准参考信号时，对应每一个信号的计数值便可作为补偿相位误差的依据。并且，本发明仅仅利用简单的组件，譬如缓存器、计数器、以及相位检测器等等，以进行决定相位误差与补偿相位误差的操作；因此熟习此项技术者应可轻易实现前述的信号校准系统，并应用在诸多需要进行信号间误差校准的系统之中。
在前述的实施例中，计数器341～346分别为4位的计数器；换句话说，计数值的范围由0～15。在此请注意，计数器341～346的位数仅仅只作为本发明的一实施例，而非本发明的限制；在实际应用中，计数器341～346可以具有更大的位数，并且内部时钟的频率也可以更大，如此可使本发明信号校准系统300具有更高的准确度。换句话说，本发明信号校准系统300可以根据不同的设计规则来决定其位数以及内部时钟，而具有不同的准确度。
于图3所示的实施例中，信号校准系统300仅用来校准数据信号DQ1～DQ6之间的误差(imbalance)当然，信号校准系统300可以同时用来校准数据指示信号间的误差；如前所述，数据指示信号用来取得数据信号DQ中所携带的数据；由此可知，数据指示信号与数据信号之间必须也有相对应的对准关系。
在此请参阅图6，图6为本发明信号校准系统600的另一实施例的示意图。如图6所示，信号校准系统600同时从待测电路(DRAM)640接收数据信号DQ1～DQ6以及数据指示信号DQS-～DQS2。由于数据指示信号DQS1～DQS2也必须与数据信号DQ1～DQ6对齐，并且数据信号DQ1～DQ6彼此之间必须彼此对齐，因此信号校准系统600便可以利用与前述信号校准系统300相同的信号校准机制来校准数据信号DQ1～DQ6以及数据指示信号DQS1～DQS2，由于其操作已于前面的揭露中阐述，故不另赘述于此。
在此请参阅图7，图7为本发明信号校准系统700又一实施例的示意图。如图7所示，由于数据指示信号DQS1～DQS2的频率为数据信号DQ1～DQ6的两倍，因此在可程序化延迟模块710接收数据指示信号DQS1～DQS2之前，数据指示信号DQS1～DQS2必须先进行一个分频的动作。分频器761～762用来进行前述的分频动作，使得数据指示信号DQS1～DQS2在经过分频之后，可以与数据信号DQ1～DQ6具有相同的频率。此外，信号校准系统700的操作与前述的信号校准系统300大致上相同，因此也不赘述于此。
此外，在前面的实施例中，相位检测模块320、620、720皆使用参考信号来检测其它信号的位准变化 然而，在一些实施例中，也可以直接使用数据信号DQ1～DQ6本身作为参考信号之用。在此请参阅图8，图8为本发明信号校准系统800的又一实施例的示意图。在本实施例中，数据信号DQ1直接作为前述的参考信号，以检测从并行总线接收到的其它信号(包含数据信号DQ2～DQ6以及数据指示信号DQS1～DQS2)的位准变化，当然，本实施例信号校准系统800检测瞬时变化的操作也与前述的实施例信号校准系统300相同。举例来说，计数器841～848也在分别检测到数据信号DQ1～DQ6以及数据指示信号DQS1～DQS2的位准变化时进行计数，并且在检测到全部信号的位准变化时停止计数，以得出各信号所对应的计数值。最后，储存于计数器内部的计数值便可反馈于可程序化延迟模块810，以补偿信号间的误差。在此请注意，由于数据信号DQ1作为参考信号之用，计数器841理应储存有最大的计数值。
此外，在前述的实施例中，每个计数器皆于检测到其所对应的信号的位准变化时开始计数，并且在检测到所有的信号的位准变化时停止计数。然而，在实际应用上，也可以使用另外一种计数的机制；举例来说，电路设计者可以将计数器设定为当检测到一信号的位准变化时，所有的计数器便全部开始计数，而当检测到每个计数器所对应的信号的位准变化时，对相应的计数器停止计数，前述的计数器机制所储存的计数值也可反映信号间的误差。如此的相对应变化也属本发明的范畴。
在此请注意，本发明并未限制计数器的数目。换句话说，计数器的数目并不一定要与信号的数目相同，实际上计数器的数目可以比信号的数目来得小。举例来说，每一个计数器可以于检测到一信号的位准变化时开始计数，而于检测到其所对应信号的位准变化时停止计数，在此请继续参阅图3，如果不使用计数器341，其它的计数器342～346在检测到数据信号DQ1的位准变化时开始计数，并且在检测到其对应数据信号DQ2～DQ6的位准变化时停止计数，如此一来，即使不使用计数器341，信号校准系统300也可以正常运作，很显然，这样的操作可以节省一个计数器341。
此外，在前面的揭露之中，信号之间的相位误差由多个相位检测器，多个缓存器，以及多个计数器检测出来。但是在实际应用中，本发明可仅仅使用一相位检测器，一缓存器，以及一计数器轮流检测各数据信号DQ1～DQ6以及各数据指示信号DQS1～DQS2的相位；在此请注意，如果采用前述的机制，本发明需要增加一个额外的储存装置，以储存相位检测的结果，如此误差消除控制模块才可以利用储存装置所储存的检测结果(譬如计数值)来控制延迟单元的延迟量。如此的相对应变化，也不违背本发明的精神。
在此请注意，计数值不但可被用来补偿从待测电路输出的信号的误差，也可以用来补偿欲输入待测电路的信号的误差；换句话说，信号校准系统可以测量欲输入待测电路的信号的误差，并且消除其误差。举例来说，在前面的实施例中，很明显地，信号校准系统将计数值视为接收到的信号与参考信号之间的相位误差；因此，这些计数值可以用来补偿数据信号以及数据指示信号间的误差。由于信号校准系统具有从DRAM取得数据的能力，这代表信号校准系统可以视为一存储器控制器(或是内建于存储器控制器之中) 因此，当信号校准系统须从DRAM取得数据时，信号校准系统会发出一些控制信号至DRAM，此时，前述的计数值便可以用来补偿这些欲输入至DRAM的信号。实作中，在信号校准系统的输出路径上，也可装设另一个可程序化延迟模块，以延迟欲传输至DRAM的信号，由此可知，本发明信号校准系统也可利用这些计数值来消除或是降低欲输入至DRAM的信号之间的误差。
此外，在前述的实施例中，数据信号DQ1～DQ6以及数据指示信号DQS1～DQS2皆为连续的类时钟信号；其实在实际应用上，可仅仅使用具有较少时钟周期的信号，甚至仅仅只有一脉冲的输入信号以作为信号校准之用。举例来说，由于电路设计者往往可以得知从DRAM输出的数据信号或是数据指示信号的位准变化的大致位置，因此本发明可以在前述的预测位置，利用参考信号开始检测其位准变化，那么DRAM就无须输出连续的类时钟信号，而仅仅只须输出少量的时钟周期，甚至只需要输出一个时钟周期的数据信号或数据指示信号。如此的相对应变化，也属本发明的范畴；本发明信号校准系统也可成功地校准信号间的误差。
在此请注意，DRAM仅仅只作为本发明的一较佳实施例，而非本发明的限制。换句话说，本发明信号校准系统不但可以用来补偿DRAM输出信号间的误差，并且可以使用在所有需要通过并行总线输出信号的系统之中，以补偿于并行总线传输的信号间的误差。
相较于现有技术，无论信号误差的来源为何；举例来说，信号误差可能是因为信号路径的长度不同，或是不同的操作环境而产生；本发明的信号校准系统以及信号校准方法可以自动地消除/减少由平行的总线或是不同的接口路径的信号之间的误差。此外，由于本发明信号校准系统以及信号校准方法可以自动的消除信号间的误差，因此信号误差的消除便无须在仰赖人工，免除了电路设计者的麻烦。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种信号校准系统，用来自动消除一第一信号与一第二信号之间的误差，所述信号校准系统包含有一可程序化延迟模块，用来接收所述第一信号以及所述第二信号；一相位检测模块，耦接至所述可程序化延迟模块，用来接收从所述可程序化延迟模块输出的所述第一信号以及所述第二信号，并且分别比较所述第一信号与一参考信号的相位以及所述第二信号与参考信号的相位；以及一误差消除控制模块，耦接至所述相位检测模块与所述可程序化延迟模块，用来根据所述相位检测模块产生的一比较结果，控制所述可程序化延迟模块来延迟所述第一信号与第二信号中至少一个，以减少所述第一信号与第二信号之间的误差。
2.根据权利要求1所述的信号校准系统，其特征在于，所述参考信号为所述第一信号。
3.根据权利要求1所述的信号校准系统，其特征在于，所述误差消除控制模块连续地移动所述参考信号的相位，并且在每一次参考信号的相位移动之后，将移动后的参考信号的相位与所述第一信号的相位以及第二信号的相位进行比较，以决定所述第一信号或第二信号中是否有一位准变化对准移动后的所述参考信号。
4.根据权利要求1所述的信号校准系统，其特征在于，所述信号检测模块通过周期性地移动所述参考信号的相位来检测第一信号的一位准变化以及第二信号的一位准变化，以比较所述参考信号的相位以及所述第一与第二信号的相位。
5.根据权利要求1所述的信号校准系统，其特征在于，所述相位检测模块包含有一第一相位检测单元，用来利用所述参考信号检测第一信号的位准变化；一第二相位检测单元，用来利用所述参考信号检测第二信号的位准变化；以及一第一计数器，用来当所述第一相位检测模块检测到第一信号的位准变化时，开始计数，以及当所述第二相位检测模块检测到第二信号的位准变化时，停止计数，并产生一第一计数值；其中所述第一计数值用来作为所述比较结果。
6.根据权利要求1所述的信号校准系统，其特征在于，所述相位检测模块包含有一第一相位检测单元，用来利用所述参考信号检测所述第一信号的位准变化；一第二相位检测单元，用来利用所述参考信号检测所述第二信号的位准变化；一第一计数器，用来当所述第一相位检测模块检测到第一信号的位准变化时，开始计数，以及当所有信号的位准变化皆被检测到时，停止计数，并产生一第一计数值；以及一第二计数器，用来当所述第二相位检测模块检测到第二信号的位准变化时，开始计数，以及当所有信号的位准变化皆被检测到时，停止计数，并产生一第二计数值；其中所述第一计数值以及所述第二计数值均用来作为所述比较结果。
7.根据权利要求6所述的信号校准系统，其特征在于，所述第一相位检测单元或所述第二相位检测单元通过检查所述第一信号或第二信号是否对准所述参考信号，来检测所述第一信号或第二信号的位准变化。
8.根据权利要求6所述的信号校准系统，其特征在于，所述误差消除控制模块根据所述第一计数值控制所述可程序化延迟模块来延迟第一信号，以及根据所述第二计数值控制所述可程序化延迟模块来延迟第二信号。
9.根据权利要求1所述的信号校准系统，其特征在于，所述第一信号与所述第二信号来自一动态随机存取存储器。
10.根据权利要求9所述的信号校准系统，其特征在于，所述第一信号与所述第二信号之中至少有一信号为数据信号。
11.根据权利要求9所述的信号校准系统，其特征在于，所述第一信号与所述第二信号之中至少有一信号为数据指示信号。
12.根据权利要求9所述的信号校准系统，其特征在于，所述信号校准系统内建于一存储器控制器，其中所述存储器控制器可以发出具有误差的控制信号，以从所述动态随机存取存储器中取得数据，而且所述信号校准系统另包含有一输出可程序化延迟模块，耦接至所述误差消除控制模块，用来延迟至少一控制信号，并且所述误差消除控制模块另可以根据所述相位检测模块的比较结果，控制所述输出可程序化延迟模块，来延迟至少一控制信号，以降低控制信号之间的误差。
13.一种信号校准方法，用来自动消除或降低一第一信号以及一第二信号之间的误差，其特征在于，所述信号校准方法包含有接收所述第一信号以及所述第二信号；分别将一参考信号的相位与所述第一信号的相位以及所述第二信号的相位加以比较；以及根据一比较结果，以延迟所述第一信号与所述第二信号中至少一个，以减少所述第一信号与所述第二信号之间的误差。
14.根据权利要求13所述的信号校准方法，其特征在于，所述参考信号为所述第一信号。
15.根据权利要求13所述的信号校准方法，其特征在于，分别比较所述参考信号的相位与所述第一/第二信号的相位的步骤包含有周期性的移动所述参考信号以检测所述第一信号/第二信号的位准变化。
16.根据权利要求15所述的信号校准方法，其特征在于，更包含当检测到所述第一信号的位准变化时，利用一计数器开始计数，并且当检测到所述第二信号的位准变化时，停止计数，以产生一计数值；其中所述计数值用来作为所述比较结果。
17.根据权利要求15所述的信号校准方法，其特征在于，另包含有当检测到所述第一信号的位准变化时，利用一第一计数器开始计数，以产生一第一计数值；当检测到所述第二信号的位准变化时，利用一第二计数器开始计数，以产生一第二计数值；其中所述第一计数值与所述第二计数值用来作为所述比较结果。
18.根据权利要求17所述的信号校准方法，其特征在于，另包含有通过检查所述第一信号或所述第二信号是否对准所述参考信号，来检测所述第一信号或第二信号的位准变化。
19.根据权利要求17所述的信号校准方法，其特征在于，另包含有根据所述第一计数值来延迟所述第一信号；以及根据所述第二计数值来延迟所述第二信号。
20.根据权利要求13所述的信号校准方法，其特征在于，所述第一信号与所述第二信号均来自一动态随机存取存储器。
21.根据权利要求20所述的信号校准方法，其特征在于，所述第一信号与所述第二信号之中至少有一信号为数据信号。
22.根据权利要求20所述的信号校准方法，其特征在于，所述第一信号与所述第二信号之中至少有一信号为数据指示信号。
23.根据权利要求20所述的信号校准方法，其特征在于，另包含有根据所述比较结果至少延迟一控制信号，以降低多个控制信号之间的误差，其中所述多个控制信号用来从所述动态随机存取存储器中取得数据。
全文摘要
一种信号校准系统，用来消除一第一信号与一第二信号间的误差，该信号校准系统包含有一可程序化延迟模块，用来接收该第一信号与该第二信号；一相位检测模块，耦接至该可程序化延迟模块，用来接收自可程序化延迟模块输出的该第一信号与该第二信号，并且分别比较该第一信号与一参考信号的相位以及该第二信号与该参考信号的相位；以及一误差消除控制模块，耦接至该相位检测模块与该可程序化延迟模块，用来根据该相位检测模块产生的比较结果，控制该可程序化延迟模块来延迟该第一信号或该第二信号中至少一个，以消除/减少该第一信号与该第二信号之间的误差。
文档编号G11C11/4096GK1963797SQ20061013220
公开日2007年5月16日 申请日期2006年10月11日 优先权日2005年11月8日
发明者曾瑞兴, 何玉屏 申请人:联发科技股份有限公司