专利名称：高内存使用效率的纠错处理装置的制作方法
技术领域：
本发明涉及纠错处理的技术，特别涉及一种高内存使用效率的纠 错处理装置及方法。
背景技术：
数字多功能光盘片(Digital Versatile Disc, DVD)的数据架构是 由连续的错误纠正码区块(Error Correction Code Block, ECC Block)
组成。错误纠正码区块是一种具有错误纠正能力的数据区块。其中， 一张DVD光盘至少含有143， 500个错误纠正码区块。
当DVD光驱读取DVD光盘片时，会对所读取的数据区块执行错误 纠正。图1是一现有错误纠正系统使用内存的示意图。如图1所示， 错误纠正码区块tt3是一未经错误纠正处理的错误纠正码区块。错误纠 正码区块tt2是一正在执行错误纠正处理的错误纠正码区块。错误纠正 码区块#1是一已经经过错误纠正处理的错误纠正码区块。
图2是现有错误纠正系统的时序示意图。如图2所示，在T1时， 错误纠正系统由一数据信道(data channel)输入一未经错误纠正处理 的错误纠正码区块(EFMttl)。在T2时，错误纠正系统由该数据信道输 入一未经错误纠正处理的错误纠正码区块(EFM tt2)，并且对先前输入 的错误纠正码区块(EFM tfl)执行错误纠正处理(ECC共l)。在T3时，错 误纠正系统由该数据信道输入一未经错误纠正处理的错误纠正码区块 (EFM #3)，并且对先前输入的错误纠正码区块(EFM #2)执行错误纠正 处理(ECCtt2)，同时输出己经经过错误纠正处理的错误纠正码区块(DMA #1)。
然而，现有错误纠正系统输出已经经过错误纠正处理的错误纠正 码区块(DMA ttl)时，由于该错误纠正码区块包含该译码数据及检査字 节，不仅增加内存的使用量，更增加内存传输频宽的需求，因此，现 有错误纠正系统仍存有诸多的缺失，有予以改进的必要。
发明内容
本发明的一个目的在于提供一种高内存使用效率的纠错处理装 置，从而减少节省内存的使用量，以减少成本。
本发明的另一目的在于提供一种高内存使用效率的纠错处理装 置，从而减少内存存取频宽，而能增加系统效能。
本发明的再一目的在于提供一种高内存使用效率的纠错处理装 置，从而增加内存的使用效率。
为实现上述目的，本发明提出一种高内存使用效率的纠错处理装 置，包含内存、总线装置、输入缓冲器及纠错处理模块。该内存用以
存储数据；该总线装置连接至该内存，以控制该内存的存取；该输入 缓冲器用以接收并暂存编码区块码(block code)数据，并经由该总线
装置将该编码区块码数据写入该内存中；该纠错处理模块连接至该总 线装置，其经由该总线装置，以读取该内存中的该编码区块码数据， 并对该编码区块码数据进行列方向译码及行方向译码，以获得译码数 据及检査字节；其中，该纠错处理模块仅将该译码数据经由该总线装 置而写入该内存中，且该纠错处理模块抛弃该检査字节。
为实现上述目的，本发明还提出一种高内存使用效率的纠错处理 装置，包含内存、总线装置、输入缓冲器、纠错处理模块、输出直接 内存存取模块。该内存用以存储数据；该总线装置连接至该内存，用 以控制该内存的存取；该输入缓冲器用以接收并暂存未经错误纠正处 的编码区块码数据，并经由该总线装置将该未经错误纠正处的编码区 块码数据写入该内存中；该纠错处理模块连接至该总线装置，其经由 该总线装置以读取该内存中的该未经错误纠正处的编码区块码数据， 并对该编码区块码数据作列方向译码及行方向译码，以获得译码数据 及检査字节；该输出直接内存存取模块连接至该总线装置，以经由该 总线装置，而读取并输出该内存中的数据；其中，存储于该输入缓冲 器中的未经错误纠正处理的该编码区块码数据被写入该内存中，并且 该纠错处理模块对该编码区块码数据的主数据与前述检査字节执行错 误纠正处理，以产生该编码区块码数据的前述译码数据及前述检査字 节，该纠错处理模块仅将该编码区块码数据的该译码数据经由该总线
装置而写入该内存中，且该纠错处理模块并抛弃该检査字节，该输出 直接内存存取模块对内存中先前的该编码区块码数据的前述译码数据 执行直接内存存取。本发明与现有技术相比具有以下优点，能够有效
减少内存的使用量，节省内存，降低成本;减少内存存取频宽，增加系 统效能；同时，本发明还可有效增加内存的使用效率。
图1是现有错误纠正系统使用内存的示意图。
图2是现有错误纠正系统的时序示意图。
图3是本发明的高内存使用效率的纠错处理装置的方块图。
图4是本发明的内存使用示意图。
图5是本发明高内存使用效率的纠错处理装置的时序示意图。
附图标记说明
内存 310 总线装置 320
输入缓冲器 330 纠错处理模块340
输出直接内存存取模块 350
数据切换模块 321 总线仲裁者 32具体实施例方式
本发明的高内存使用效率的纠错处理装置，其是由一数据信道 (data channel)接收一经由信道编码(channel coding)的编码信号， 通过编码信号中的多余信息(redundancy information)以更正所接收 的编码信号。该数据信道可为一无线信道(wireless channel),例如 IEEE802. lla、 IEEE802. lib或是IEEE802. 16中所定义的射频通道。该 数据信道也可为一有线通道(wire channel)。例如将本发明的错误更 正码译码系统使用在光盘(compact disk, CD)、数位录音带(digital audio tape, DAT)、迷你唱盘(minidisc, MD)、或数字多功能光盘 (Digital Versatile Disc, DVD)上。
图3是本发明的高内存使用效率的纠错处理装置的方块图。该纠 错处理装置包含内存310、总线装置320、输入缓冲器330、纠错处
理模块340、及输出直接内存存取模块350。
该内存310用以存储数据。该内存310为一动态随机存取内存 (DRAM)。该动态随机存取内存可为同步动态随机存取内存(SDRAM)或是 倍数数据率动态随机存取内存(Double Data Rate DRAM)。当该动态随 机存取内存为倍数数据率动态随机存取内存时，该倍数数据率动态随 机存取内存可为下列其中之一DDR-I、 DDR-II、 DDR-333、或DDR-400。
该总线装置320连接至该内存310，以控制该内存310的存取。该 总线装置320包含一数据切换模块321及一总线仲裁者322(bus arbiter)。该数据切换模块321用以将数据在该内存310、该输入缓冲 器330、该纠错处理模块340及该输出直接内存存取模块350间传送。
该总线仲裁者322用以决定该输入缓冲器330、该纠错处理模块 340及该输出直接内存存取模块350间存取该内存的优先次序。该总线 仲裁者322使用固定优先次序(fixed-priority)以决定该输入缓冲器 330、该纠错处理模块340及该输出直接内存存取模块350间存取该内 存的优先次序。在其它实施例中，该总线仲裁者亦可使用轮流平均 (round-robin)以决定该输入缓冲器330、该纠错处理模块340及该输 出直接内存存取模块350间存取该内存的优先次序。
该输入缓冲器330用以接收并暂存该数据信道传送的编码区块码 (block code)数据，并经由该总线装置320将该编码区块码数据写入 该内存310中。其中，该区块码数据是线性区块码(linear block code)， 该编码区块码数据是经由理得-所罗门(Reed-Soloman)编码。
该纠错处理模块340连接至该总线装置320，其经由该总线装置 320，以读取该内存310中的该编码区块码数据，并对该编码区块码数
据进行列方向译码及行方向译码，以获得一译码数据及一检查字节。 其中，该纠错处理模块340仅将该译码数据经由该总线装置320而写 入该内存310中，且该纠错处理模块340并抛弃该检查字节。
图4是本发明的内存使用示意图。如图4所示，本发明将一错误 纠正码区块的主数据与检査字节分开，以增加内存310的使用效率。 如图4所示，由于错误纠正码区块tt3主数据与错误纠正码区块ft3检查 字节存储在内存310中不同位置，当配置内存空间时，只需较小的内 存空间即可达成，故可增加内存310的使用效率。
图5是本发明高内存使用效率的纠错处理装置的时序示意图。如 图5所示，在T1时，存储于该输入缓冲器330中的一未经错误纠正处 理的主数据与检査字节(EFM #1主数据、EFM ttl检査字节)被写入该内 存310中。
在T2时，存储于该输入缓冲器330中的一未经错误纠正处理的主 数据与检查字节(EFM #2主数据、EFM共2检查字节)被写入该内存310 中。并且纠错处理模块340对先前输入的主数据与检查字节(EFM ttl 主数据、EFM #1检查字节)执行错误纠正处理。该纠错处理模块340 仅将该译码数据经由该总线装置320而写入该内存310中，且该纠错 处理模块340并抛弃该检査字节。
在T3时，存储于该输入缓冲器330中的一未经错误纠正处理的主 数据与检査字节(EFM #3主数据、EFM #3检查字节)被写入该内存310 中。并且纠错处理模块340对先前输入的主数据与检査字节(EFM #2 主数据、EFM #2检査字节)执行错误纠正处理。该纠错处理模块340 仅将该译码数据经由该总线装置320而写入该内存310中，且该纠错 处理模块340并抛弃该检査字节。该输出直接内存存取模块350读取 内存310中的该译码数据(DMA #1主数据)。
由上述说明可知，本发明将一错误纠正码区块的主数据与检查字 节分开，以增加内存310的使用效率。同时，该纠错处理模块在执行 理得-所罗门译码后，仅将译码数据写回该内存310中，该纠错处理模 块340并抛弃该检査字节，如此可节省内存的使用量。并且，由于译 码后抛弃该检査字节，输出直接内存存取模块350仅需读取内存310 中的该译码数据(DMA ttl主数据)，可大量地节省内存存取频宽。
上述实施例仅为了方便说明而举例而已，本发明所主张的权利范 围自应以权利要要求书所述为准，而非仅限于上述实施例。
权利要求
1.一种高内存使用效率的纠错处理装置，包括内存，用以存储数据；总线装置，连接至该内存，用以控制该内存的存取；输入缓冲器，用以接收并暂存一编码区块码数据，并经由该总线装置将该编码区块码数据写入该内存中；以及纠错处理模块，连接至该总线装置，该纠错处理模块经由该总线装置，以读取该内存中的该编码区块码数据，并对该编码区块码数据作列方向译码及行方向译码，以获得译码数据及检查字节；其特征在于，该纠错处理模块将该译码数据经由该总线装置而写入该内存中，且该纠错处理模块抛弃该检查字节。
2. 根据权利要求1所述的纠错处理装置，其特征在于，还包括 一输出直接内存存取模块，其连接至该总线装置，以经由该总线装置，而读取并输出该内存中译码数据。
3. 根据权利要求2所述的纠错处理装置，其特征在于，该区块码 数据为线性区块码。
4. 根据权利要求3所述的纠错处理装置，其特征在于，该编码区 块码数据通过理得-所罗门编码。
5. 根据权利要求l所述的纠错处理装置，其特征在于，该总线装 置包括数据切换模块，用以将数据在该内存、该输入缓冲器、该纠错处 理模块及该输出直接内存存取模块之间传送；以及总线仲裁者，用以决定该输入缓冲器、该纠错处理模块及该输出 直接内存存取模块之间存取该内存的次序。
6. 根据权利要求5所述的纠错处理装置，其特征在于中，该总线仲裁者使用固定优先次序以决定该输入缓冲器、该纠错处理模块及该 输出直接内存存取模块之间存取该内存的次序。
7. 根据权利要求6所述的纠错处理装置，其特征在于，该总线仲 裁者使用轮流平均以决定该输入缓冲器、该纠错处理模块及该输出直 接内存存取模块之间存取该内存的次序。
8. 根据权利要求1所述的纠错处理装置，其特征在于，该内存为 动态随机存取内存。
9. 根据权利要求8所述的纠错处理装置，其特征在于，该动态随 机存取内存为同步动态随机存取内存。
10. 根据权利要求8所述的纠错处理装置，其特征在于，该动态 随机存取内存为倍数数据率动态随机存取内存。
11. 一种高内存使用效率的纠错处理装置，包括-内存，用以存储数据；总线装置，连接至该内存，用以控制该内存的存取； 输入缓冲器，用以接收并暂存一未经错误纠正处的编码区块码数据，并经由该总线装置将该未经错误纠正处的编码区块码数据写入该内存中；纠错处理模块，连接至该总线装置，其经由该总线装置以读取该 内存中的该未经错误纠正处的编码区块码数据，并对该编码区块码数 据作列方向译码及行方向译码，以获得一译码数据及一检査字节；以 及输出直接内存存取模块，其连接至该总线装置，以经由该总线装 置，而读取并输出该内存中的数据；其特征在于，存储于该输入缓冲器中的未经错误纠正处理的该编 码区块码数据被写入该内存中，并且该纠错处理模块对该编码区块码 数据的一主数据与前述检查字节执行错误纠正处理，以产生该编码区块码数据的前述译码数据及前述检査字节，该纠错处理模块仅将该编 码区块码数据的该译码数据经由该总线装置而写入该内存中，且该纠 错处理模块并抛弃该检査字节，该输出直接内存存取模块对内存中先 前的该编码区块码数据的前述译码数据执行直接内存存取。
全文摘要
本发明涉及一种高内存使用效率的纠错处理装置，包含内存、总线装置、输入缓冲器及纠错处理模块。内存用以存储数据；总线装置控制内存的存取；输入缓冲器用以接收并暂存编码区块码数据，并经由总线装置将编码区块码数据写入内存中；纠错处理模块经由总线装置，以读取内存中的编码区块码数据，并对编码区块码数据作列方向译码及行方向译码，以获得译码数据及检查字节；其中，纠错处理模块仅将译码数据经由总线装置而写入该内存中，并且纠错处理模块抛弃检查字节。
文档编号G11B20/18GK101178922SQ200610143798
公开日2008年5月14日 申请日期2006年11月6日 优先权日2006年11月6日
发明者杨颖智, 王国铭, 黄界樫 申请人:凌阳科技股份有限公司