形成可编程电压调节器的方法及其结构的制作方法

专利名称：形成可编程电压调节器的方法及其结构的制作方法
技术领域：
本发明一般涉及电子学，尤其是涉及形成半导体器件的方法和结构。
背景技术：
过去，半导体工业利用各种方法和结构来形成具有可编程功能的 半导体器件。在某些情况下，期望能在半导体器件被组装到半导体封 装中后为此功能编程。将功能编程到封装半导体器件里的现有方法通 常要求将该封装的一个或多个管脚或终端及半导体器件的相应输入用 于编程。使用封装管脚和半导体器件输入要求半导体器件和封装有额 外的输入，因此增加了可编程半导体器件的成本。
此外， 一旦功能被程序编入半导体器件，有可能一个故障就会引 起程序信息被改变。结果，半导体器件以不希望的功能方式运行。
因此，期望有一种可编程半导体器件，其可以将用来为器件编程 的管脚数量减至最小，这将编程信息中变化的影响降至最小，及具有
低成本o


图1示意性地说明了根据本发明的系统的一部分的框图，该系统
包括一个可编程电压调节器；
图2示意性地说明了根据本发明的图l的可编程电压调节器实施
例的一部分的结构图3示意性地说明了根据本发明的图l的可编程电压调节器的一
些程序信息的一个典型实施例；
图4是根据本发明的一个示出一些状态的实施例的状态图，该状 态是对图1的可编程电压调节器的一部分而言；和
图5示意性地说明了根据本发明的包括图1的可编程电压调节器 的半导体器件的放大平面图。
图6说明了根据本发明的八管脚表面装配半导体封装的放大的顶 部平面图。
为了说明的简洁和清楚，附图中的组成部分不一定按比例绘制， 不同图中相同的附图标记表示相同的组成部分。
此外，为了描述的简要而省略了公知的步骤和组成部分的说明与 详述。如这里所使用的载流电极表示器件的一个组成部分，其承载通
过该器件的电流，如MOS晶体管的源极或漏极、或双极晶体管的集
电极或发射极、或二极管的阴极或阳极；控制电极表示器件的一个单 元，其控制通过该器件的电流，如MOS晶体管的栅极或双极晶体管 的基极.虽然这些器件在这里被解释为某个N-通道或P-通道器件，但 本领域里一般技术人员应该认识到，依照本发明，互补器件也是可以 的。本领域中的技术人员应认识到，这里使用的词语"在...的期间 (during)、在".同时(while)、当...的时候(when)"不是精确的词语，其意 味着在启始动作发生时立即发生的动作，但在由启始动作启始的反应 动作之间可能有一些小而合理的延迟，如传播延迟。
具体实施例方式
图1示意性地说明了系统10的一部分的实施例，包括一个可编 程电压调节器20，其用来提供调节输出电压到负载13和负栽14。在 优选实施例中，调节器20包括输出26和输出27，其每个输出提供独 立的调节输出电压。正如以下将进一步看到的，使用外部提供给调节
器20的数据为每个输出电压的值编程。外部提供的数据存储在调节器 20内并用来控制输出电压的值。调节器20接收在管脚或输入上的数 据，该管脚或输入在调节器20的其它工作模式期间用于其它功能。调 节器20也提供误差校验功能，用来确定数据的有效性，或判断数据被 程序编入调节器20后数据的值是否变化。
系统10通常在电力输入11和电力返回(power return)12之间接 收电力，如直流电压。负栽13和14通常连接在调节器20分别的输出 27和26与负栽返回(load return)15之间，该负载返回通常与返回12 连接。调节器20在通常分别与输入11和返回12连接的电压输入21 和电压返回25之间接收电力。调节器20也包括第一信号输入22、第 二信号输入23和第三信号输入24。在优选实施例中，调节器20设置 为包括在输出26形成第一输出电压的第一调节器35和在输出27形成 第二输出电压的第二调节器36。调节器20也通常包括开电重置电路 (POR) 28、参考信号发生器或参考30、用来从调节器20的外部接 收数据的程序设计和测试模块40、接收来自模块40的一部分数据及 提供第一反馈信号到调节器35的第一反馈网络38、和接收来自模块 40的 一部分数据及提供第二反馈信号到调节器36的第二反馈网络39 。 第一和第二反馈信号分别为第一和第二输出电压的值的代表.由从模
块40接收的数据值来选择在每个反馈信号的值和各自输出电压的值 之间的关联。POR28在其输出形成一个重置信号，直到POR28检测 出输入21上的电压增加到一个确定的门限值，该重置信号才被确认。 在一些实施例中，调节器20可以包括一个内部运行的电压调节器(没 有示出)，其从输入21接收输入电压并提供用来操作调节器20的元 件如模块40的内部运行电压。参考30提供一个被调节器35和36使 用以协助调节输出电压值的参考信号。在优选实施例中，调节器35 和36为线性调节器。在此优选实施例中，为了给第一和第二输出电压 的值编程，来自模块40的数据用来为分别来自网络38和39的第一和 第二反馈信号的值编程。本领域技术人员应认识到，除为反馈信号和 输出电压的值编程之外或代替为反馈信号和输出电压的值编程，来自
模块40的数据还可以用于其它功能。
图2示意性地说明了模块40的一部分的实施例的框图。模块40 的典型实施例包括输入模块50、误差校验位生成模块55、非易失性存 储元件60、误差探测电路62、输出多路复用器或多路复用器70、控 制逻辑如"与"门71、和一个启动控制电路44。非易失性存储元件60 可以是本领域技术人员公知的任何一种非易失性存储元件，包括闪速 可擦可编程只读存储器EPROM、电可擦除只读存储器EEPROM或 其它非易失性器件。误差探测电路62包括误差探测(ED)寄存器63、 误差探测逻辑65、和程序校验模块67。
调节器20设置为在程序设计模式或标准模式中运行。在标准模 式下，输入22和23起启动输入的作用，其分别用来启动和禁止调节 器35和36 (图1)工作。在标准模式下，不使用输入24。在程序设 计模式下，输入22从调节器20的外部接收数据。所述数据是被程序 编入调节器20的信息，并用于控制调节器35和36的输出电压值。输 入23用作时钟信号，将输入22上数据记录(clock)到调节器20内。为 了协助将信息用程序编入或存入或写入元件60内，输入24用于将高 电压应用于元件60。
图3示出包含信息的程序数据字的典型实施例，其包括存入或写 入元件60内的接收数据。此说明在图3中参考图1。用字母D接一代 表数据的比特数目的数字，来表示由调节器20在输入22上接收的数 据，用字母E接一代表误差校验位的比特数目的数字，来表示模块55 产生的误差校验位。除了数据和误差校验位，模块55也产生四个用字 母P接一数字来表示的程序位。程序位用于表明程序数据字被存入和 写入了非易失性存储元件60 。
在优选实施例中，元件60的非编程状态是全1状态。因此，通 过将0写入一比特可将逻辑0存入该比特，而通过不写该比特可将逻 辑1储存。由于此原因，优选实施例的程序位P1-P4用l表示元件60 的非编程状态，而用O表示编程状态。在此优选实施例中，每当电力 应用于调节器20时，寄存器63设置为初始化的全1状态。此设置有
助于控制调节器20的模式。 一上电，来自POR28的POR信号就将 寄存器51重置为全0状态。本领域技术人员应认识到，POR信号也 能用于初始化寄存器63。
当电力首次应用于调节器20时，调节器20的工作模式由寄存器 63控制。因为寄存器63设置为总是以全1状态上电，所以四个程序 位(Pl-P4 )全为1。程序校验模块67接收来自寄存器63的1并使程 序(PG)信号高，从而表明元件60没有被编程。同样，逻辑65接收 来自寄存器63的所有的1。逻辑65的误差探测算法为数据和误差校 验位的全l值提供了一个有效结果，因而，有效(VL)信号也高。通 过反相器73，高PG信号及高VL信号使来自反相器74和门71的读 出(RE )信号高。RE高使元件60执行读操作并从元件60提供程序 数据字的存储值到误差探测(ED)电路62.来自元件62的程序数据 字然后被存入ED寄存器63。模块67接收程序位Pl-P4的存储值。 因为元件60没有被编程，所以包括程序位Pl-P4的程序数据字的存储 值全是l，从而保持PG、 VL和RE信号高。因此，只要程序位P1-P4 保持高，元件60就继续执行读操作并提供程序数据字的存储值到电路 62。高PG信号也启动门45和46，以允许输入22上接收的数据和输 入23上接收的时钟被输入模块50的输入寄存器51接收。PG高也使 门47和48的输出及相应的E1和E2信号高，正如以下将进一步看到 的，高El和E2信号将用于测试数据，该数据在被程序编入元件60 内之前被接收到寄存器51上。因为PG高并启动门45和46,调节器 20 i殳置为工作在可编程模式下。
在可编程模式下，可以控制模块40工作在三种状态下的一种 将数据写入输入模块50的写入状态，为验证而从模块50读出数据的 读出状态，和将来自模块55的数据和校验位写入或存入元件60的程 序设计(PGM)状态。为了从这三种状态中的选择一种，调整输入22 和23到特定条件来表明控制字码被移入模块50。当输入23保持高时， 输入22上由高到低的跃迁表明一个指令序列的开始。计时记录(clock) 到模块50内的接下来的两个比特存入CMD寄存器53，并被逻辑52
用来调整块40的状态及要釆取的行动(写入、读出或编程)。
在图4中参考图2,在由于PG和VL高而将调节器20调整为可 编程模式后，模块50等待输入22和23来确定指令序列被初始化。接 下来的两个比特移入CMD寄存器53以调整模块40运行在写入、读 出或编程状态。如果CMD寄存器53接收一个写入命令，输入23上 的时钟信号用来将输入22上数据计时记录(clock)到寄存器51内。在 优选实施例中，使用二十个数据位，其中前十个数据位是用于控制输 出26上输出电压值的数据位，后十个数据位是用于控制输出27上输 出电压值的数据位。逻辑52为移入寄存器51的数据计数，直到二十 个数据位都被移入寄存器51。模块55和多路复用器70接收移入寄存 器51的数据。
误差生成(EG )逻辑56接收来自寄存器51的数据并产生校验 位E1-E8。在优选实施例中，误差生成逻辑56是对从寄存器51接收 的数据响应地连续产生校验位El-E8的组合逻辑。同样在此优选实施 例中，逻辑56实施汉明纠错码算法，为了产生位E1-E8，该算法实现 下列所示逻辑等式
El = D0 D1 D3 D4 D6 D8
E2 = D0 D2 D3 D5 D6 D9
E3 = D1 D2 D3 D7 D8 D9
E4 = D4 D5 D6 D7 D7 D9
E5 = D10 D11 D13 D14 D16 D19
E6 = D10 D12 D13 D15 D16 D19
E7 = D11 D12 D13 D17 D18 D19
E8 二 D14 D15 D16 D17 D18 D19
其中，0=逻辑异或算子。
可以使用任何一种其它的误差探测算法来代替上述等式实施的 算法。例如，可以使用其它公知的汉明纠错码来提供误差探测算法， 或除检测错误外，可使用误差探测和修正算法来修正。逻辑56也将寄 存器57的四个程序位(Pl-P4)调整为低，从而使程序数据字以激活
的或低的程序位写入元件60。
来自寄存器51的数据也出现在多路复用器70的输入10。由于 PG和VL信号高，多路复用器70选择输入I0到输出FB1和FB2， 以使来自寄存器51的数据应用到FB网络38和39 (图1)。前十个 数据位按路线被发送到输出FBI而后十个数据位按路线被发送到 FB2。因为信号E1和E2高，调节器35和36被启动而在输出26和 27形成第一和第二输出电压(图1)。这允许测试调节器20以确定刚 刚写入寄存器51的数据是否提供了来自调节器20的输出电压的期望 值。如果输出电压不正确，可开始一个新的指令序列，且新的数据被 写入寄存器51并重新测试. 一旦新数据移入寄存器51，模块55产生 新的如上文所述的程序数据字。重复此过程直到得到正确的数据和输 出电压值为止。
读出存储在寄存器51中的数据也是可能的。用以上所述的输入 22和23将一读出指令移入寄存器53可以开始一个指令序列。逻辑52 将该读出指令解码，从而使驱动器54能以寄存器51的串行输出驱动 输入22,驱动器54通常是三态驱动器，其处于三态状况直到接收到 读出指令后被逻辑52启动为止。输入23用于计时记录(clock)寄存器 51并将那里储存的数据通过驱动器54移出。在优选实施例中，逻辑 52为二十个时钟脉冲计数然后终止寄存器51的移位。读出状态使读 出存储在寄存器51中的数据变得容易并使验证这些数据变得容易。
一旦得到提供了第一和第二输出电压期望值的数据字，就可以开 始一个新的指令序列以将程序数据字中的信息用程序编入到元件60 中。通过设置输入22和23来确定一个新的指令序列，及然后将对应 于程序设计(PGM)状态的一个控制字移位，可使模块40的状态变 为编程模式，逻辑52为程序指令解码并确认P控制信号以开始将来 自逻辑56的数据字、误差校验位和程序位存入元件60中。通常也确 认输入24上的程序信号来为将信息用程序编入或存入元件60中而应 用需要的电压值。在编程状态期间，元件60的读周期被禁止直到完成 编写程序。由于读信号仍然^f艮高，元件60完成编写程序后马上再一次
被读。程序数据字从元件60中读出并存入寄存器63。此刻，程序数 据字的程序位P1-P4调整为低而使PG信号低。程序数据字(数据位 D1-D20和误差校验位El-E8)的余项传递到误差探测逻辑65。误差 探测逻辑65使用与逻辑56用来产生校验位的算法相同的算法来检查 数据位和校验位。如果误差探测算法的结果正确，则有效(VL)信号 变高。因为PG低而VL高，门71使RE低，所以使元件60不再被 读出，且先前的程序数据字仍然存储在寄存器63中。PG的低状态使 多路复用器70选择到输出FBI和FB2的输入II，因此从寄存器选择 二十个数据位(D1-D20)以用于控制调节器35和36。这样，数据的 存储值用来控制输出26和27上的输出电压值。低PG信号也禁止门 45和46，从而阻止输入22和23上的信号影响模块40。低PG信号 也能使门47和48通过门47和48分别到信号El和E2来耦合输入22 和23上的信号，从而允许输入22和23上的信号分别启动和禁用调节 器35和36。这样，PG低和VL高将调节器20调整为运行在标准模 式下并使用来自元件60的数据为第一和第二输出电压值编程。
如果从调节器20取走电力随后重新施用，ED寄存器63再一次 调整为全l，这又使PG和VL高，从而又将元件60置于读操作中. POR信号将寄存器51重置为全O，且因为RE低，多路复用器70选 择全0到网络38和39，这将调节器35和36调整为工作在最低的电 压输出值，以便保护负栽13和14。而且，程序数据字的存储值从元 件60读出并被锁存入寄存器63。该存储值使PG低及VL高以结束读 操作，并用从元件60重新得到的程序数据使调节器20工作在标准模 式下。
如果寄存器63内任何数据或校验位的值在调节器20运行期间发 生变化，VL信号被迫为低，这开始元件60的一个读周期，从而用先 前存入元件60的程序数据字再加栽寄存器63。如果逻辑65证实重新 得到的数据和校验位正确，VL再次变高且调节器20继续正常运行。 如果储存在寄存器63中的程序位Pl-P4中的任一位变高，PG变高， 这将元件60置于读操作中。在优选实施例中，元件60是一次性可编
程存储器，所以其不能被再次编程，即使控制逻辑允许数据再次进入
到输入模块50中。如果位P1-P4的恢复值全是低的，PG再次变低且 调节器20继续正常运行。如果位P1-P4中任何一个重新得到的值高， 则PG和RE再次变高且元件60被连续读。然而，来自POR28的重 置信号将寄存器51调整为全0，以使多路复用器70选择全0到输出 FBI和FB2，这使调节器35和36运行在可能的最低输出电压下。
图5示意性地表示在半导体管芯(die)81上形成的半导体器件或 集成电路80的实施例的一部分的放大平面图。调节器20在管芯81 上形成。管芯81也可包括其它在图5中为制图简单而没有示出的电路。 调节器20和器件或集成电路80通过半导体制造技术在管芯81上形 成，这些技术对本领域的技术人员来讲是公知的。
图6示出八管脚表面装配半导体封装85的放大的顶部平面图。 封装85有八个标注为1-8的端子，其可与装配进封装85的半导体管 芯连接。 一个适当的8管脚封装通常指一个8管脚DFN。本领域的技 术人员应认识到，也可以使用其它类型的封装。在一实施例中，调节 器加作为集成电路在半导体基片(substrate)上形成，其有七个外部引 脚或连接并被装入一个八管脚半导体封装如封装85中.
鉴于上述内容，显然公开的是一种新的装置和方法.除其它特征， 还包括用器件的一些输入来在编程工作模式期间提供信号，而在另一 工作模式期间为其它信号使用相同输入中的一些。在两种不同的工作 模式期间为不同的功能使用相同的两个输入减少了器件的管脚数并降 低了成本。也包括在利用存储的程序字来运行器件之前，设置器件来 验证存储的程序字的有效性。验证存储的程序字码的有效性确保器件 能正确运行并不损害与其连接的其它器件。
虽然本发明的主题是用特定优选实施例来描述的，但显然，对半 导体领域的技术人员来说，许多替换和变化的方法也是显而易见的。 例如，将数据写入调节器20的序列、在储存数据前用来测试数据的序 列、和验证数据的序列可以不同于图l至图5的说明中解释的确切序 列，只要这些序列产生校验位并在使用数据来控制调节器20的运行之前验证数据和校验位的有效性即可。此外，为描述清楚而始终使用"连
接(connect)，，这个词，但是，词"耦合(couple)"被认为具有相同的含义。 相应地，"连接(connect)"应解释为包括直接连接或包括间接连接。
权利要求
1.一种电压调节器，包括非易失性存储元件，所述非易失性存储元件设置为储存数据，所述数据在所述电压调节器的第一工作模式期间控制所述电压调节器的运行，所述非易失性存储元件设置为在所述电压调节器的第二工作模式期间接收所述数据；第一输入，所述第一输入连接为接收第一信号，所述第一信号用于在所述第一工作模式期间控制所述电压调节器的所述运行，并在所述第二工作模式期间接收来自所述电压调节器外部的所述数据；和第二输入，所述第二输入连接为接收第二信号，所述第二信号用于在所述第一工作模式期间控制所述电压调节器的所述运行，并在所述第二工作模式期间接收第三控制信号以将所述数据存入所述电压调节器。
2. 如权利要求l所述的电压调节器，进一步包括一个误差探测 电路，所述误差探测电^^收储存在所述非易失性存储元件中的所述 数据并为对所述数据进行误差校验。
3. 如权利要求2所述的电压调节器，其中，如果所述数据有效， 响应于所述数据的值，所述电压调节器用所述数据控制由所述电压调 节器形成的输出电压值。
4. 如权利要求3所述的电压调节器，其中，如果所述数据不是 有效的，所述电压调节器调整所述输出电压值为一个最小值。
5. —种形成电压调节器的方法，包括 设置所述电压调节器以从所述电压调节器的外部接收数据； 设置误差生成块以为所述数据产生误差校验位； 设置所述电压调节器以储存所述数据和所述误差校验位； 设置所述电压调节器以执行被储存的所述数据的误差校验；和 设置所述电压调节器以用所述数据在所述误差校验有效的条件下设置所述电压调节器的第一工作状态，和在所述误差校验无效的条件下设置所述电压调节器的第二工作状态。
6. 如权利要求5所述的方法，其中，所述设置所述电压调节器 以用所述数据来设置所述第一工作状态的步骤，包括设置所述电压调 节器连续地执行储存的所述数据的所述误差校验，并响应于所述误差 校验的一个有效结果，用所述数据设置所述电压调节器的所述笫一工 作状态。
7. 如权利要求5所述的方法，其中，所述设置所述电压调节器以接收所述数据和设置所述电压调节器以执行所述误差校验的步骤， 包括设置所述电压调节器在所述电压调节器的第一工作模式期间接收 所述数据和在所述电压调节器的笫二工作模式期间执行所述误差校 验.
8. —种运行电压调节器的方法，包括 从所述电压调节器的外部接收数据； 为所述数据产生误差校验位；在一个非易失性存储元件中储存所述数据和所述误差校验位； 对被储存的所述数据进行误差校验；和 如果所述误差校验有效，设置所述电压调节器的第一工作状态， 和如果误差校验无效，设置所述电压调节器的第二工作状态。
9. 如权利要求8所述的方法，进一步包括储存信息，所述储存 信息表明所述数据被存储在所述非易失性存储元件中。
10.如权利要求8所述的方法，进一步包括响应于表示所述数据 被存储的信息，阻止所述电压调节器从所述电压调节器的外部接收数 据。
全文摘要
形成可编程电压调节器的方法及其结构。在一实施例中，一个可编程电压调节器储存表示该调节器的可编程配置的数据。电压调节器设置为在用所储存的数据控制可编程电压调节器的运行之前，验证该数据的有效性。
文档编号G11C16/30GK101097780SQ200710108810
公开日2008年1月2日 申请日期2007年5月31日 优先权日2006年6月26日
发明者布莱恩·M.·保尔韦伯, 戴维·F.·穆勒, 斯蒂芬·W.·道 申请人:半导体元件工业有限责任公司